

Quartus Prime よく使用するピン・オプションの設定方法

ver.15.1



2016年2月 Rev.1

ELSENA,Inc.





Quartus Prime

よく使用するピン・オプションの設定方法

<u>目次</u>

1.	はじめに	3
2.	出力電流値の設定 <current strength=""></current>	4
3.	内部プルアップの設定 <weak pull-up="" resistor=""></weak>	5
4.	グローバルの設定 <global signal=""></global>	6
5.	バス・ホールドの設定 <enable bus-hold="" circuitry=""></enable>	8
6.	PCI クランプ・ダイオードの設定 <pci i="" o=""></pci>	9
7.	スルー・レート・コントロールの設定 <slow rate="" slew=""></slow>	10
7	-1. Slow Slew Rate の設定	. 10
7	-2. Slew Rate の設定	11
8.	シュミット・トリガの設定 <schmitt i="" input="" o="" standard="" trigger="" ~=""></schmitt>	13
9.	IOE レジスタの設定 <fast enable="" input="" output="" register=""></fast>	14
10.	内部終端抵抗の設定 <on-chip termination=""></on-chip>	16
1	0-1. Output Termination の設定	. 16
1	0-2. Input Termination の設定	. 17
11.	仮想ピンの設定 <virtual pin=""></virtual>	19
App	bendix : カスタマイズ・カラム	21
妀覑	反履歴	22

1. <u>はじめに</u>

あるピンや内部信号に対して個別に特定の機能を付加させるときには、Quartus[®] Prime 開発ソフトウェアの Assignment Editor や Pin Planner を使用してピン・オプションを設定します。この資料では、よく使用するピン・オプ ションの概要を簡単に説明し、個別に設定する方法を紹介しています。

※ Assignment Editor や Pin Planner の詳細は、本資料を入手したサイト内から以下の資料をご覧くださ い。

『Quartus Prime はじめてガイド - ピン・アサインの方法』

『Quartus Prime - 制約の方法(Assignment Editor)』

この資料で紹介しているオプション内容は、以下のとおりです。また、<> 内は Quartus Prime 開発ソフトウェア のオプション名です。

- ・ 出力電流値の設定 <Current Strength>
- ・ 内部プルアップ抵抗の設定 <Weak Pull-Up Resistor>
- ・ グローバルの設定 <Global Signal>
- ・ バス・ホールドの設定 <Enable Bus-Hold Circuitry>
- ・ PCI クランプ・ダイオードの設定 <PCI I/O>
- ・ スルー・レート・コントロールの設定 <Slow Slew Rate / Slew Rate>
- ・ シュミット・トリガの設定 <Schmitt Trigger Input ~ I/O Standard>
- ・ IOE レジスタの設定 <Fast Input Register / Fast Output Register / Fast Output Enable Register>
- ・ 内部終端抵抗の設定 < Output Termination / Input Termination>
- ・ 仮想ピンの設定 <Virtual Pin>

なおこの資料では、プロジェクト内の完成しているデザインに対して、Analysis & Elaboration(または Analysis & Synthesis、コンパイル)が実行されていることを前提に、操作方法を説明しています。

2. 出力電流値の設定 <Current Strength>

出カピンと双方向ピンの電流値を設定するオプションです。設定可能な電流値については、使用するデバイス・ ファミリや I/O 規格により異なります。指定しない場合のデフォルト値についても同様に異なりますので、各デバイ スのハンドブックをご確認ください。

※ 出力に対する Series On-Chip Termination (内部終端抵抗の設定)との併用はできません。

<<サポート・デバイス>>

Stratix[®] V, Stratix IV, Arria[®] 10, Arria V, Arria II, Cyclone[®] V, Cyclone IV, MAX[®] 10, MAX V, MAX II

※ Quartus Prime 15.1 でサポートしているすべてのデバイス

設定手順

🛆 ALTIMA

- ① Pin Planner を起動します。(Assignments メニュー ⇒ Pin Planner をクリック)
- ② Pin Planner 内の All Pins リストの目的のピンの行における "Current Strength" カラムのマスをダブルクリ ックして、プルダウン・リストから希望の電流値を選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム" をご覧ください。

×	Nam	Named: * - King Edit: - RmA												
8	Node Name		Direction	Location	VO Bank	VO Standard	Current Strength							
Ψ	in —	button	Input	PIN_P11	3B	1.2 V	8mA (default)							
	in —	clock_50	Input	PIN_R20	5B	3.3-V LVTTL	16mA (default)							
	in —	cir	Input	PIN_P12	3B	1.2 V	8mA (default)							
	out	led[7]	Output	PIN_H9	8A	2.5 V	8mA 🔻							
	out	led[6]	Output	PIN_H8	8A	2.5 V	4mA							
	out	led[5]	Output	PIN_B6	8A	2.5 V	8mA							
	out	led[4]	Output	PIN_A5	8A	2.5 V	12mA							
	out	led[3]	Output	PIN_E9	8A	2.5 V	12mA (default)							
	out	led[2]	Output	PIN_D8	8A	2.5 V	16mA							
	out	led[1]	Output	PIN_K6	8A	2.5 V	Maximum Current							
	out	led[0]	Output	PIN_L7	8A	2.5 V	Minimum Current							

<u>設定後の確認</u>

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

 Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ 目的ピンの属性(例:Output Pins) ⇒ Current Strength 欄に指定した電流値が表示されていれば良好です。

Table of Contents	₽	Outp	Output Pins							
A F Resource Section			Name	Pin #	VO Bank	VO Standard	Current Strength	X coordinate		
Resource Usage Summary		1	led[0]	L7	8A	2.5 V	8mA	10		
Partition Statistics		2	led[1]	К6	8A	2.5 V	8mA	10		
		3	led[2]	D8	8A	2.5 V	8mA	10		
		4	led[3]	E9	8A	2.5 V	8mA	10		
		5	led[4]	A5	8A	2.5 V	8mA	21		
VO Bank Usage		6	led[5]	B6	8A	2.5 V	8mA	21		
All Package Pins		7	led[6]	H8	8A	2.5 V	8mA	19		
Resource Utilization by Entity		8	led[7]	H9	8A	2.5 V	8mA	19		
Delay Chain Summary		9	ledr0	F7	8A	2.5 V	Default	14		
Pad To Core Delay Chain Fanou	t []]	10	ledr1	F6	8A	2.5 V	Default	15		

3. 内部プルアップの設定 <Weak Pull-Up Resistor>

I/O ピンに内部プルアップ抵抗を付加するオプションです。このオプションは、ユーザ・モード中のみ有効です。

※ Enable Bus-Hold Circuitry (バス・ホールドの設定)との併用はできません。

<<サポート・デバイス>>

Stratix V, Stratix IV, Arria 10, Arria V, Arria II, Cyclone V, Cyclone IV, MAX 10, MAX V, MAX II

※ Quartus Prime 15.1 でサポートしているすべてのデバイス

設定手順

- ① Pin Planner を起動します。(Assignments メニュー \Rightarrow Pin Planner をクリック)
- ② Pin Planner 内の All Pins リストの目的のピンの行における "Weak Pull-Up Resistor" カラムのマスをダブ ルクリックして、プルダウン・リストから "On"を選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム"をご覧ください。

×	× Named: *											
8	Node Name Direction		Location	Location VO Bank		Weak Pull-Up Resistor						
Ш	in_ button	Input	PIN_P11	3B	1.2 V							
	in_ clock_50	Input	PIN_R20	5B	3.3-V LVTTL							
	in_ clr	Input	PIN_P12	3B	1.2 V	Off						
	out led[7]	Output	PIN_H9	8A	2.5 V	On						
	out led[6]	Output	PIN_H8	8A	2.5 V							
	out led[5]	Output	PIN_B6	8A	2.5 V	8						
	out led[4]	Output	PIN_A5	8A	2.5 V	8						
	out led[3]	Output	PIN_E9	8A	2.5 V	8						
	eut led[2]	Output	PIN_D8	8A	2.5 V	8						
	out led[1]	Output	PIN_K6	8A	2.5 V	8						
	out led[0]	Output	PIN_L7	8A	2.5 V	8						

<u>設定後の確認</u>

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

- Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ 目的ピンの属性(例:Input Pins) ⇒ Weak Pull-Up 欄に "On" と表示されていれば良好です。

Table of Contents		Input	input Pins						
Resource Section	*	^	Name	Pin #	VO Bank	Weak Pull Up	X coordinate		
Resource Usage Summary		1	button	P11	3B	On	21		
Partition Statistics		2	clock_50	R20	5B	Off	68		
		3	clr	P12	3B	Off	21		
Cutput Pins									
📰 VO Bank Usage									

🔥 ALTIMA 🛔

4. <u>グローバルの設定 <Global Signal></u>

指定したピンをデバイス内部のグローバル・ラインに配置させるオプションです。(これを通称、内部グローバル と言います。)グローバル・ラインは、専用ピンからのドライブと内部信号からのドライブが適用できます。グローバ ル化された信号は、レジスタのクロック信号やクロック以外の制御信号、トライステートのアウトプット・イネーブル 信号、メモリ制御信号として使用でき、制御信号のスキューを低減できます。また、Fan-Out が多くなりやすい制御 信号をグローバル・ラインに配置させることにより、通常の配線領域をデータ信号などに優先的に活用できるため、 パフォーマンス改善も期待できます。

グローバル信号の設定は、シングル・ポイントとポイント to ポイントで設定できます。また、デバイスによっては、 クロック・ネットワーク構造に応じてグローバル・クロック以外にリージョナル・クロックやペリフェラル・クロックなど が選択できます。なお、グローバル・ラインの本数はデバイスにより異なりますので、各デバイスのハンドブックを ご確認ください。

ピンをグローバル・ラインに配置するときは Pin Planner または Assignment Editor で指定できますが、内部信号をグローバル・ラインに配置するときは Assignment Editor で指定してください。

<<サポート・デバイス>>

Stratix V, Stratix IV, Arria 10, Arria V, Arria II, Cyclone V, Cyclone IV, MAX 10, MAX V, MAX II

※ Quartus Prime 15.1 でサポートしているすべてのデバイス

設定手順

<Pin Planner で指定する方法>

- ① Pin Planner を起動します。(Assignments メニュー \Rightarrow Pin Planner をクリック)
- ② Pin Planner 内の All Pins リストの目的のピンの行における "Global Signal" カラムのマスをダブルクリックして、プルダウン・リストから適用させたいグローバル・ラインを選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム"をご覧ください。

×	Named: *	🗕 💨 Edit: 🕽	Edit: 🗙 🕜 Regional Clock								
P	Node	Node Name Direction		Location	VO Bank	VO Standard	Global Signal	/eak			
Ψ	in_ button	Inpu	it P	IN_P11	3B	1.2 V		On			
	in_ clock_50	Inpu	it P	IN_R20	5B	3.3-V LVTTL	Regional Clock	-			
	in_ clr	Inpu	it P	IN_P12	3B	1.2 V		_			
	out led[7]	Out	put P	IN_H9	8A	2.5 V	Dual-Regional Clock	c			
	out led[6]	Out	put P	IN_H8	8A	2.5 V	Global Clock				
	out led[5]	Out	put P	IN_B6	8A	2.5 V	Off				
	out led[4]	Out	put P	IN_A5	8A	2.5 V	Periphery Clock				
	out led[3]	Out	put P	IN_E9	8A	2.5 V	Regional Clock				
	out led[2]	Out	put P	IN_D8	8A	2.5 V					
	out led[1]	Out	put P	'IN_K6	8A	2.5 V					
	out led[0]	Out	put P	IN_L7	8A	2.5 V					

<Assignment Editor で指定する方法>

① Assignment Editor を起動します。(Assignments メニュー \Rightarrow Assignment Editor をクリック)

② 目的のノードを選択します。(推奨 : Node Finder[※]を使用して選出して下さい)

- ・ シングル・ポイントで設定する場合 : To 欄に設定したい信号を選出します。
- ・ポイント to ポイント : From 欄と To 欄にそれぞれ設定したい信号を選出します。
- ※ Node Finder の操作方法に関しては、本資料を入手したサイト内から以下の資料をご覧ください。

『Quartus Prime - 制約の方法(Assignment Editor)』

- ③ Assignment Name 欄より、"Global Signal" を選択します。
- ④ Value 欄から、適用させたいグローバル・ラインを選択します。

	Status	From	To	Assignment Name	Value	Enabled	Entity
4	~		in_ clock_50	Location	PIN_R20	Yes	
5	~		in_ clock_50	VO Standard	3.3-V LVTTL	Yes	fpga_top
6	~		in_ clock_50	Global Signal	Regional Clock 🔹 🔻	Yes	fpga_top
7	~		in_ clr	Location	Dual-Regional Clock	Yes	
8	~		in_ clr	VO Standard	Global Clock	Yes	fpga_top
9	~		eut led[0]	Location	Periphery Clock	Yes	
10	~		out led[0]	Current Strength	Regional Clock	Yes	fpga_top

設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ Global & Other Fast Signals ⇒ Global Resource
 Used 欄に指定したグローバル・ラインの種類が表示されていれば良好です。

Table of Contents	₽ ₽	Glob	al & Other Fa	st Signals			
Resource Section			Name	Location	Fan-Out	Global Resource Used	Global Line Name
Resource Usage Summary		1	clock_50	PIN_R20	68	Regional Clock	RCLK56
Partition Statistics							-
Input Pins							
Cutput Pins							
📰 VO Bank Usage							
All Package Pins							
Resource Utilization by Entity							
Delay Chain Summary							
Pad To Core Delay Chain Fanout							
Control Signals							
📰 Global & Other Fast Signals							
Logic and Routing Section							

 – または、Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ Control Signals ⇒ Global 欄に "yes"と 表示されていれば良好です。

Table of Contents	₽ ₽	Inpu	t Pins				
🔺 📂 Resource Section	*		Name	Pin #	VO Bank	Weak Pull Up	Global
Resource Usage Summary		1	button	P11	3B	On	no
		2	clock_50	R20	5B	Off	yes
		3	clr	P12	3B	Off	no
Output Pins							
VO Bank Usage							

5. <u>バス・ホールドの設定 <Enable Bus-Hold Circuitry></u>

I/O ピンが最後にドライブした値を保持させるオプションです。そのピンがハイ・インピーダンス状態になることを防げるため、外部にプルアップまたはプルダウン抵抗などが不要になります。

※ Weak Pull-Up (内部プルアップの設定)との併用はできません。

<<サポート・デバイス>>

Stratix V, Stratix IV, Arria 10, Arria V, Arria II, Cyclone V, Cyclone IV, MAX 10, MAX V, MAX II

※ Quartus Prime 15.1 でサポートしているすべてのデバイス

設定手順

- ① Pin Planner を起動します。(Assignments メニュー ⇒ Pin Planner をクリック)
- Pin Planner 内の All Pins リストの目的のピンの行における "Enable Bus-Hold Circuitry" カラムのマスを ダブルクリックして、プルダウン・リストから "On" を選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム"をご覧ください。

×	Nan	ned: * 🔹 👻 E					
8		Node Name	Direction	Location	VO Bank	VO Standard	Enable Bus-Hold Circuitry
Ψ	in	button	Input	PIN_P11	3B	1.2 V	
	in	clock_50	Input	PIN_R20	5B	3.3-V LVTTL	
	in —	clr	Input	PIN_P12	3B	1.2 V	
	out	led[7]	Output	PIN_H9	8A	2.5 V	On 🔻
	out	led[6]	Output	PIN_H8	8A	2.5 V	
	out	led[5]	Output	PIN_B6	8A	2.5 V	Off
	out	led[4]	Output	PIN_A5	8A	2.5 V	On
	out -	led[3]	Output	PIN_E9	8A	2.5 V	On
	out	led[2]	Output	PIN_D8	8A	2.5 V	On
	out	led[1]	Output	PIN_K6	8A	2.5 V	On
	out	led[0]	Output	PIN_L7	8A	2.5 V	On

設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

 Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ 目的ピンの属性(例:Output Pins) ⇒ Bus Hold 欄 に "yes" と表示されていれば良好です。

Table of Contents	🖓 문 🛄	utput Pins				
A / Resource Section	*	Name	Pin #	VO Bank	VO Standard	Bus Hold
Resource Usage Summary	1	led[0]	L7	8A	2.5 V	yes
Partition Statistics	2	led[1]	K6	8A	2.5 V	yes
lagut Bing	3	led[2]	D8	8A	2.5 V	yes
	4	led[3]	E9	8A	2.5 V	yes
Cutput Pins	5	led[4]	A5	8A	2.5 V	yes
🚃 VO Bank Usage	6	led[5]	B6	8A	2.5 V	yes
📰 All Package Pins	7	led[6]	H8	8A	2.5 V	yes
Resource Utilization by Entity	8	led[7]	H9	8A	2.5 V	yes
📰 Delay Chain Summary	9	ledr0	F7	8A	2.5 V	no
📻 Pad To Core Delay Chain Fanout	1) ledr1	F6	8A	2.5 V	no
Control Signals	1	l ledr2	G6	8A	2.5 V	no
Global & Other Fast Signals	12	2 ledr3	G7	8A	2.5 V	no
Lesis and Pauting Section	13	3 ledr4	J8	8A	2.5 V	no
Logic and Routing Section	1	lode5	17	0 A	251/	

6. PCI クランプ・ダイオードの設定 <PCI I/O>

I/O ピンに対して Peripheral Component Interconnect (PCI) の互換性を付加するオプションです。また、外部デ バイスとのインタフェースにおいて、I/O 出力ドライブ・バッファ用電源(VCCIO)よりも高電圧の入出力と接続する ときにこのオプションが必要な場合があります。詳細は、各デバイスのハンドブックをご確認ください。

<<サポート・デバイス>>

Cyclone IV、MAX 10、MAX V(一部の型式のみ)、MAX II(一部の型式のみ)

設定手順

🛆 ALTIMA

- ① Pin Planner を起動します。(Assignments メニュー ⇒ Pin Planner をクリック)
- ② Pin Planner 内の All Pins リストの目的のピンの行における "PCI I/O" カラムのマスをダブルクリックして、 プルダウン・リストから "On"を選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム"をご覧ください。

×	Named: * 🗸 😽						
8	Node Name	Direction	Location	VO Bank	VO Standard	PCI VO	able
Ð	in_ button	Input			2.5 V (default)		
	in_ clock_50	Input			2.5 V (default)		
	in_ clr	Input			2.5 V (default)		
	eut led[7]	Output	IOBANK_8	8	3.3-V LVTTL	On	-
	eut led[6]	Output	IOBANK_8	8	3.3-V LVTTL		_
	eut led[5]	Output	IOBANK_8	8	3.3-V LVTTL	Off	
	out led[4]	Output	IOBANK_8	8	3.3-V LVTTL	On	
	eut led[3]	Output	IOBANK_8	8	3.3-V LVTTL	On	
	eut led[2]	Output	IOBANK_8	8	3.3-V LVTTL	On	
	out led[1]	Output	IOBANK_8	8	3.3-V LVTTL	On	
	eut led[0]	Output	IOBANK_8	8	3.3-V LVTTL	On	

設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ 目的ピンの属性(例:Output Pins) ⇒ PCI I/O Enabled 欄に "yes" と表示されていれば良好です。

Table of Contents	Outp	ut Pins				
Pin-Out File		Name	Pin #	VO Bank	VO Standard	PCI VO Enabled
A To Resource Section	1	led[0]	A4	8	3.3-V LVTTL	yes
Resource Usage Summary	2	led[1]	A2	8	3.3-V LVTTL	yes
Bartition Statistics	3	led[2]	A8	8	3.3-V LVTTL	yes
	4	led[3]	A5	8	3.3-V LVTTL	yes
Input Pins	5	led[4]	A6	8	3.3-V LVTTL	yes
Cutput Pins	6	led[5]	B7	8	3.3-V LVTTL	yes
📻 Dual Purpose and Dedicated Pins	7	led[6]	D12	8	3.3-V LVTTL	yes
📰 VO Bank Usage	8	led[7]	A7	8	3.3-V LVTTL	yes



7. スルー・レート・コントロールの設定 <Slow Slew Rate / Slew Rate>

7-1. Slow Slew Rate の設定

出カピンと双方向ピンに対して、信号の立ち上がりおよび立ち下がりの角度をなだらかにするオプションです。 このオプションを設定するとオーバーシュートやアンダーシュート、同時スイッチング・ノイズを低減することができ ます。また、なだらかに信号を切り替えることにより遅延(Tco: クロック to アウトプット時間)が増加しますのでご 注意ください。

<<サポート・デバイス>>

MAX V, MAX II

設定手順

- ① Pin Planner を起動します。(Assignments メニュー ⇒ Pin Planner をクリック)
- ② Pin Planner 内の All Pins リストの目的のピンの行における "Slow Slew Rate" カラムのマスをダブルクリ ックして、プルダウン・リストから "On"を選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム"をご覧ください。

Named: *	Named: * 🗸 Kara Edit: 🗙 🖌 On								
Node Name	Direction	Location	VO Bank	VO Standard	Slow Slew Rate				
L button	Input			3.3-V LVTTL (default)					
Lock_50	Input			3.3-V LVTTL (default)					
🖳 cir	Input			3.3-V LVTTL (default)					
out led[7]	Output			3.3-V LVTTL (default)	On				
out led[6]	Output			3.3-V LVTTL (default)					
out led[5]	Output			3.3-V LVTTL (default)	Off				
out led[4]	Output			3.3-V LVTTL (default)	On				
out led[3]	Output			3.3-V LVTTL (default)	On				
out led[2]	Output			3.3-V LVTTL (default)	On				
out led[1]	Output			3.3-V LVTTL (default)	On				
out led[0]	Output			3.3-V LVTTL (default)	On				

設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ 目的ピンの属性(例:Output Pins) ⇒ Slow Slew Rate 欄に "yes" と表示されていれば良好です。

Table of Contents 🔲 🗗	Out	out Pins				
Pin-Out File		Name	Pin #	VO Bank	VO Standard	Slow Slew Rate
A The Resource Section	1	led[0]	T13	4	3.3-V LVTTL	yes
Resource Usage Summary	2	led[1]	M15	3	3.3-V LVTTL	yes
Input Pine	3	led[2]	J15	3	3.3-V LVTTL	yes
	4	led[3]	K14	3	3.3-V LVTTL	yes
E Output Pins	5	led[4]	R13	4	3.3-V LVTTL	yes
📰 VO Bank Usage	6	led[5]	M12	4	3.3-V LVTTL	yes
All Package Pins	7	led[6]	L16	3	3.3-V LVTTL	yes
📰 Output Pin Default Load For Reported	8	led[7]	K12	3	3.3-V LVTTL	yes
Resource Utilization by Entity	9	tp[0]	L11	3	3.3-V LVTTL	no
E Delay Chain Summary	10	tp[1]	K15	3	3.3-V LVTTL	no
Control Signals	11	tp[2]	L15	3	3.3-V LVTTL	no
Global & Other Fast Signals	12	tp[3]	L12	3	3.3-V LVTTL	no

7-2. Slew Rate の設定

出カピンと双方向ピンに対して、信号の立ち上がりおよび立ち下がりの角度をなだらかにするオプションです。 このオプションを設定するとオーバーシュートやアンダーシュート、同時スイッチング・ノイズを低減することができ ます。また、なだらかに信号を切り替えることにより遅延(Tco: クロック to アウトプット時間)が増加しますのでご 注意ください。

<<サポート・デバイス>>

Stratix V, Stratix IV, Arria 10, Arria V, Arria II, Cyclone V, Cyclone IV, MAX 10

設定手順

- ① Pin Planner を起動します。(Assignments メニュー ⇒ Pin Planner をクリック)
- ② Pin Planner 内の All Pins リストの目的のピンの行における "Slew Rate" カラムのマスをダブルクリックして、プルダウン・リストから "On"を選択します。
 - 設定値:(遅い)0、1、2、3(速い)
 - ※ 選択できる設定値はデバイスによって異なります。
 - Stratix V : 0,1
 - Stratix IV : 0, 1, 2, 3
 - Arria 10 : 0, 1
 - Arria V : 0,1
 - Arria II GX/GT : 0, 1
 - Arria II GZ : 0, 1, 2, 3
 - Cyclone V : 0, 1
 - Cyclone IV : 0, 1
 - MAX 10 : 0, 1, 2
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム"をご覧ください。

×	Named: *														
8	Node Name	Direction	Location	VO Bank	VO Standard	Slew Rate	able								
Ψ	in_ button	Input	PIN_P11	3B	1.2 V										
	in_ clock_50	Input	PIN_R20	5B	3.3-V LVTTL										
	in_ clr	Input	PIN_P12	3B	1.2 V										
	out led[7]	Output	PIN_H9	8A	2.5 V	1 (default)	-								
	out led[6]	Output	PIN_H8	8A	2.5 V	0 (slowest)									
	out led[5]	Output	PIN_B6	8A	2.5 V	1 (default)									
	out led[4]	Output	PIN_A5	8A	2.5 V	1 (fastest)									
	out led[3]	Output	PIN_E9	8A	2.5 V	1 (default)	On								
	out led[2]	Output	PIN_D8	8A	2.5 V	1 (default)	On								
	out led[1]	Output	PIN_K6	8A	2.5 V	1 (default)	On								
	out led[0]	Output	PIN_L7	8A	2.5 V	1 (default)	On								

設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

- Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ 目的ピンの属性(例:Output Pins) ⇒ Slew Rate 欄 に設定値が表示されていれば良好です。

Table of Contents	₽₽	Outp	ut Pins					
Resource Section			Name	Pin #	VO Bank	VO Standard	Slew Rate	
Resource Usage Summary		1	led[0]	L7	8A	2.5 V	1	1
Partition Statistics		2	led[1]	K6	8A	2.5 V	1	1
Input Pine		3	led[2]	D8	8A	2.5 V	1	1
		4	led[3]	E9	8A	2.5 V	1	1
ETT Output Pins		5	led[4]	A5	8A	2.5 V	1	2
📰 VO Bank Usage		6	led[5]	B6	8A	2.5 V	1	2
All Package Pins		7	led[6]	H8	8A	2.5 V	1	1
Resource Utilization by Entity		8	led[7]	H9	8A	2.5 V	1	1
📰 Delay Chain Summary		9	ledr0	F7	8A	2.5 V	1	1
Pad To Core Delay Chain Fanout	t 📗	10	ledr1	F6	8A	2.5 V	1	1
Control Signals		11	ledr2	G6	8A	2.5 V	1	1
Global & Other Fast Signals		12	ledr3	G7	8A	2.5 V	1	1



8. シュミット・トリガの設定 <Schmitt Trigger Input ~ I/O Standard>

入力ピンに対してシュミット・トリガを付加するオプションです。詳細は、各デバイスのハンドブックをご確認ください。

<<サポート・デバイス>>

MAX V, MAX II

設定手順

- ① Pin Planner を起動します。(Assignments メニュー \Rightarrow Pin Planner をクリック)
- ② Pin Planner 内の All Pins リストの目的のピンの行における "I/O Standard" カラムのマスをダブルクリックして、プルダウン・リストから "2.5V Schmitt Trigger Input" または "3.3V Schmitt Trigger Input" を選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム"をご覧ください。

×	Named: * 🛛 🗸 🐇	Edit: 🗙 🛹 3.3-V L	VTTL (default)			
8	Node Name	Direction	Location	VO Bank	VO Standard	able
Ψ	in_ button	Input			2.5V Schmitt Trigger Input	-
	in_ clock_50	Input			1.2 V	
	in_ clr	Input			1.5 V	
	eut led[7]	Output			1.8 V	1
	eut led[6]	Output			2.5 V	
	eut led[5]	Output			2.5V Schmitt Trigger Input	
	eut led[4]	Output			3.3-V LVCMOS	
	eut led[3]	Output			3.3-V LVTTL	
	eut led[2]	Output			3.3-V LVTTL (default)	
	out led[1]	Output			3.3-V PCI	
	eut led[0]	Output			3.3V Schmitt Trigger Input	Ŧ

設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

 Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ Input Pins ⇒ I/O Standard 欄に設定値が表示されてい れば良好です。

Table of Contents	₽	Input	t Pins			
A >> Resource Section	*		Name	Pin #	VO Bank	VO Standard
Resource Usage Summary		1	button	M16	3	2.5V Schmitt Trigger Input
Input Pins		2	clock_50	H5	1	3.3-V LVTTL
Cutout Pins		3	cir	J5	1	3.3-V LVTTL

9. IOE レジスタの設定 <Fast Input/Output/Output Enable Register>

I/O タイミング(セットアップ時間、クロック to アウトプット時間)を高速にするオプションです。このオプションにより、レジスタの配置をロジック・エレメント内のレジスタではなく I/O エレメント内のレジスタへマッピングさせることができ、さらに高速なタイミングを実現することができます。

I/O エレメント内のレジスタにフィッティングするには、デザインの構成として、ピンとレジスタが 1 対 1 の関係 で、かつダイレクトに接続されている(つまり、ロジックを経由していない)こと(Fast Output Enable Register の場合 にはトライステートのアウトプット・イネーブル信号にダイレクトに接続していること)が条件です。

このオプションは、I/O エレメントに配置させたいレジスタ、またはそのレジスタに直結する I/O ピンに対して設定します。(タイミングを高速化したい I/O ピンに対して設定してください。)ここでは、ピンに対して設定する方法を紹介します。

<<サポート・デバイス>>

🛆 ALTIMA

• Fast Input Register

Stratix V, Stratix IV, Arria 10, Arria V, Arria II, Cyclone V, Cyclone IV, MAX 10, MAX V, MAX II

※ Quartus Prime 15.1 でサポートしているすべてのデバイス

• Fast Output Register

Stratix V、Stratix IV、Arria 10、Arria V、Arria II、Cyclone V、Cyclone IV、MAX 10、MAX V、MAX II ※ Quartus Prime 15.1 でサポートしているすべてのデバイス

• Fast Output Enable Register

Stratix V、Stratix IV、Arria 10、Arria V、Arria II、Cyclone V、Cyclone IV、MAX 10、MAX V、MAX II ※ Quartus Prime 15.1 でサポートしているすべてのデバイス

設定手順

- ① Pin Planner を起動します。(Assignments メニュー \Rightarrow Pin Planner をクリック)
- Pin Planner 内の All Pins リストの目的のピンの行における "Fast Input Register" や "Fast Output Register"、"Fast Output Enable Register" カラムのマスをダブルクリックして、プルダウン・リストから "On" を選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム" をご覧ください。

×	Nan	ned: * 🛛 🔻 👯 😽 I	Edit: 🗙 🛹 On						
8		Node Name	Direction	Location	VO Bank	VO Standard	Fast Input Register	Fast Output Register	Fast Output Enable Register
œ	in	button	Input			2.5 V (default)			
	in	clock_50	Input			2.5 V (default)			
	in —	cir	Input			2.5 V (default)			
	out	led[7]	Output	PIN_H9	8A	2.5 V		On 🔻	
	out	led[6]	Output	PIN_H8	8A	2.5 V			
	out	led[5]	Output	PIN_B6	8A	2.5 V		Off	
	out	led[4]	Output	PIN_A5	8A	2.5 V		On	
	out	led[3]	Output	PIN_E9	8A	2.5 V		Un	
	out	led[2]	Output	PIN_C8	8A	2.5 V		On	
	out	led[1]	Output	PIN_D6	8A	2.5 V		On	
	out	led[0]	Output	PIN_L7	8A	2.5 V		On	



設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ 目的ピンの属性(例: Output Pins) ⇒ Output Register(または Input Pins ⇒ Input Register, Output Pins ⇒ Output Enable Register)に "yes" と表示されていれば良好です。

Table of Contents	₽₽	Outpu	ut Pins				
Resource Section	•		Name	Pin #	VO Bank	Output Register	Output Enable Register
Resource Usage Summary		1	led[0]	L7	8A	yes	no
Partition Statistics		2	led[1]	D6	8A	yes	no
		3	led[2]	C8	8A	yes	no
		4	led[3]	E9	8A	yes	no
		5	led[4]	A5	8A	yes	no
IVO Bank Usage		6	led[5]	B6	8A	yes	no
All Package Pins		7	led[6]	H8	8A	yes	no
Resource Utilization by Entity		8	led[7]	H9	8A	yes	no



10. 内部終端抵抗の設定 < On-Chip Termination>

10-1. Output Termination の設定

出カピンと入出カピンに対して、内部終端抵抗 (On-Chip Termination) を付加できるオプションです。内部終端 抵抗を使用することで、インピーダンス・マッチングによりシグナル・インテグリティを向上させ、プリント基板 (PCB) デザインを簡素化することができます。

- ※ 内部終端抵抗の特性や基板上での処理などデバイス・ファミリにより異なりますので、各デバイス・ファミリ のハンドブックをご覧ください。
- ※ Series Termination に設定した場合、Current Strength (出力電流値の設定)との併用はできません。
- ※ 双方向ピンに対して Input Termination と併用する場合は、ALTIOBUF のダイナミック・ターミネーション・ コントロール機能が必要です。

<<サポート・デバイス>>

Stratix V, Stratix IV, Arria 10, Arria V, Arria II, Cyclone V, Cyclone IV, MAX 10

設定手順

- ① Pin Planner を起動します。(Assignments メニュー ⇒ Pin Planner をクリック)
- ② Pin Planner 内の All Pins リストの目的のピンの行における "Output Termination" カラムのマスをダブル クリックして、プルダウン・リストから希望の設定項目を選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム"をご覧ください。

×	Named: * 👻 🕷	Edit: 🗙 🛹 Series	50 Ohm with Calibra	tion				
8	Node Name	Direction	Location	VO Bank	VO Standard	Output Termination	Input Termination	Fast
Œ	La button	Input	PIN_P11	3B	1.2 V		•	On
	in_ clock_50	Input	PIN_R20	5B	3.3-V LVTTL			
	in_ clr	Input	PIN_P12	3B	1.2-V HSTL Class I		Parallel 50 Ohm with Calibration	On
	eut led[7]	Output	PIN_H9	8A	2.5 V	Series 50 Ohm with Calibration	-	
	out led[6]	Output	PIN_H8	8A	2.5 V	Series 25 Ohm without Calibration		
	eut led[5]	Output	PIN_B6	8A	2.5 V	Series 34 Ohm with Calibration		
	eut led[4]	Output	PIN_A5	8A	2.5 V	Series 34 Ohm without Calibration	n <mark>.</mark>	
	eut led[3]	Output	PIN_E9	8A	2.5 V	Series 40 Ohm		
	eut led[2]	Output	PIN_D8	8A	2.5 V	Series 40 Ohm with Calibration		
	eut led[1]	Output	PIN_K6	8A	2.5 V	Series 40 Ohm without Calibration	n =	
	eut led[0]	Output	PIN_L7	8A	2.5 V	Series 48 Ohm with Calibration		
		Output	PIN_B9	7A	2.5 V	Series 48 Ohm without Calibration	n 📕	
g	out tp[2]	Output	PIN_C9	7A	2.5 V	Series 50 Ohm		
Ē	out thi11	Output	PIN F11	7Δ	25 V	Series 50 Ohm with Calibration	-	



設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

 Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ 目的ピンの属性(例:Output Pins) ⇒ Termination 欄に設定値が表示されていれば良好です。

Table of Contents	₽₽	Outp	ut Pins				
A Provide Resource Section			Name	Pin #	VO Bank	VO Standard	Termination
Resource Usage Summary		1	led[0]	L7	8A	2.5 V	Series 50 Ohm with Calibration
Partition Statistics		2	led[1]	K6	8A	2.5 V	Series 50 Ohm with Calibration
		3	led[2]	D8	8A	2.5 V	Series 50 Ohm with Calibration
		4	led[3]	E9	8A	2.5 V	Series 50 Ohm with Calibration
Uutput Pins		5	led[4]	A5	8A	2.5 V	Series 50 Ohm with Calibration
VO Bank Usage		6	led[5]	B6	8A	2.5 V	Series 50 Ohm with Calibration
All Package Pins		7	led[6]	Н8	8A	2.5 V	Series 50 Ohm with Calibration
Resource Utilization by Entity		8	led[7]	H9	8A	2.5 V	Series 50 Ohm with Calibration

10-2. Input Termination の設定

入カピンと入出カピンに対して、内部終端抵抗(On-Chip Termination)を付加できるオプションです。内部終端 抵抗を使用することで、インピーダンス・マッチングによりシグナル・インテグリティを向上させ、プリント基板(PCB) デザインを簡素化することができます。

- ※ 内部終端抵抗の特性や基板上での処理などデバイス・ファミリにより異なりますので、各デバイス・ファミリ のハンドブックをご覧ください。
- ※ 双方向ピンに対して Output Termination と併用する場合は、ALTIOBUF のダイナミック・ターミネーショ ン・コントロール機能が必要です。

<<サポート・デバイス>>

Stratix V, Stratix IV, Arria 10, Arria V, Arria II, Cyclone V, Cyclone IV

設定手順

- ① Pin Planner を起動します。(Assignments メニュー ⇒ Pin Planner をクリック)
- ② Pin Planner 内の All Pins リストの目的のピンの行における "Input Termination" カラムのマスをダブルク リックして、プルダウン・リストから希望の設定項目を選択します。
 - ※ カラムに項目が表示されていない場合には、Customize Column を実施します。操作方法は、本紙 "Appendix: カスタマイズ・カラム"をご覧ください。

×	Nar	med: * 🔹 👻 E	dit: 🗙 ✔ Parallel	150 Ohm with Calibra	tion				
8		Node Name	Direction	Location	VO Bank	VO Standard	Output Termination	Input Termination	Fast I
몓	in	button	Input	PIN_P11	3B	1.2 V			On
	in	clock_50	Input	PIN_R20	5B	3.3-V LVTTL			
	in	cir	Input	PIN_P12	3B	1.2-V HSTL Class I		Parallel 50 Ohm with Calibration	-
	out	, led[7]	Output	PIN_H9	8A	2.5 V	Series 50 Ohm with Calibration		
	out	, led[6]	Output	PIN_H8	8A	2.5 V	Series 50 Ohm with Calibration	Differential	
	out	, led[5]	Output	PIN_B6	8A	2.5 V	Series 50 Ohm with Calibration	Off	=
	out	, led[4]	Output	PIN_A5	8A	2.5 V	Series 50 Ohm with Calibration	Parallel 20 Ohm with Calibration	
	out	, led[3]	Output	PIN_E9	8A	2.5 V	Series 50 Ohm with Calibration	Parallel 30 Ohm with Calibration	
	out	, led[2]	Output	PIN_D8	8A	2.5 V	Series 50 Ohm with Calibration	Parallel 40 Ohm with Calibration	
	out	, led[1]	Output	PIN_K6	8A	2.5 V	Series 50 Ohm with Calibration	Parallel 50 Ohm with Calibration	
	out	, led[0]	Output	PIN_L7	8A	2.5 V	Series 50 Ohm with Calibration	Parallel 60 Ohm with Calibration	
	out	, tp[3]	Output	PIN_B9	7A	2.5 V		Parallel 120 Ohm with Calibration	
2	out	, tp[2]	Output	PIN_C9	7A	2.5 V		Series 25 Ohm	-

設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ 目的ピンの属性(例:Input Pins) ⇒ Termination 欄
 に設定値が表示されていれば良好です。

Table of Contents		Input Pins					
Resource Section			Name	Pin #	VO Bank	VO Standard	Termination
Resource Usage Summary		1	button	P11	3B	1.2 V	Off
		2	clock_50	R20	5B	3.3-V LVTTL	Off
		3	clr	P12	3B	1.2-V HSTL Class I	Parallel 50 Ohm with Calibration
		4	termpad	D12	7A	2.5 V	Off
		5	termpad	AE11	4A	1.2 V	Off

11. 仮想ピンの設定 <Virtual Pin>

下位階層デザインの入力ピンと出力ピンを仮想ピンとして扱うオプションです。

例えば設計フローとして、下位階層デザインごとにコンパイルしデザインを組み上げ取る方法を取った場合、あ る下位モジュールのポート本数がターゲット・デバイスのピン数を超えてしまうとコンパイル・エラーになります。そ のような場合に、下位階層の I/O ポートを仮想ピンとして指定することで回避することができます。仮想ピンに指 定された I/O ポートは、ターゲット・デバイスに応じ LCELL(デバイスのアーキテクチャにより ALM)にマッピン グされます。

このオプションは、インクリメンタル・コンパイルや LogicLock など下位階層モジュールごとに最適化していくコンパイル手法に有効です。

なお、Virtual Pin に設定された下位階層モジュールのポートが上位階層のポートと接続された場合、Quartus II コンパイラはこのオプションを無視し、自動的にノードとして処理して接続します。

<<サポート・デバイス>>

Stratix V, Stratix IV, Arria 10, Arria V, Arria II, Cyclone V, Cyclone IV, MAX 10, MAX V, MAX II

※ Quartus Prime 15.1 でサポートしているすべてのデバイス

設定手順

- ① Assignment Editor を起動します。(Assignments メニュー ⇒ Assignment Editor をクリック)
- ② To 欄に設定したいピン名を選択します。(推奨: Node Finder[※]を使用して選出して下さい)
 - ※ Node Finder の操作方法に関しては、本資料を入手したサイト内から以下の資料をご覧ください。

『Quartus Prime - 制約の方法(Assignment Editor)』

- ③ Assignment Name 欄より、"Virtual Pin" を選択します。
- ④ Value 欄から "On"を選択します。

	Status	From	To	Assignment Name	Value	Enabled
5	 Image: A second s		🎬 tp	Virtual Pin	On 🔫	Yes
6	 Image: A second s		📀 ledr9	Reserve Pin	Off	Yes
7	1		📀 ledr9	Location	On	Yes



設定後の確認

設定内容がコンパイル結果に反映されたかどうかは、コンパイル・レポートをご確認ください。

- Compilation Report ⇒ Analysis & Synthesis ⇒ Messages で "virtual" と入力して検索し、設定したピンが 表示されていれば良好です。

Table of Contents	Analys	s & Synthesis Messages "virtual" と入力して検索
Analysis & Synthesis	AII	🛿 🔝 🛦 🔽 vitusi 🗶 💏 Find 👸 Find Next
Settings	TVDE	ID Message
Parallel Compilation	4 🚺	15717 Design contains 4 virtual pins; timing numbers associated with paths containing virtual pins are estimates
Source Files Read		15719 Pin "tp[0]" is <mark>virtual</mark> output pin
Resource Usage Summary		15719 Pin "tp[1]" is virtual output pin
Resource Utilization by Entity		15719 Pin "tp[2]" is <mark>virtual</mark> output pin 15719 Pin "tp[3]" is <mark>virtual</mark> output pin
Optimization Results		Quartus Prime Analysis & Synthesis was successful. O errors. 1 warning
Connectivity Checks	1 2 3	Peak virtual memory: 848 megabytes
Post-Synthesis Netlist Statis		
Elepend Time Per Partition		

Appendix:カスタマイズ・カラム

Pin Planner の All Pin List のカラム項目を追加したい場合には、カラム項目あたりを右クリック ⇒ Customize Columns により追加ができます。

Customize Columns ダイアログ・ボックスの "Available columns"(左枠)から設定したいカラムを選択し、 > をクリックします。"Show these columns in this order"(右枠)に登録されたことを確認して、OK ボタンをクリッ クします。





<u> 改版履歴</u>

Revision	年月	概要
1	2016年2月	初版

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。
 株式会社アルティマ ホームページ: http://www.altima.co.jp
 技術情報サイト EDISON: http://www.altima.jp/members/index.cfm
 株式会社エルセナ ホームページ: http://www.elsena.co.jp
 技術情報サイト ETS : http://www.elsena.co.jp/elspear/members/index.cfm
- 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。