

Nios II ペリフェラル PIO (Parallel I/O) 簡易ユーザ・ガイド

ver.14

2014年8月 Rev.1

ELSENA

ELSENA,Inc.



Nios II ペリフェラル PIO (Parallel I/O) 簡易ユーザ・ガイド

<u>目次</u>

1. はじめに
2. PIO 概要
2-1. PIO 概要
2-2. PIO レジスタ・マップ
3. PIO 設定項目
3-1. Basic Settings
3-2. Input Options
3-3. Simulation
4. PIO 使用例
4-1. シンプルな Input / Output として使用する7
4-1-1. Input 使用
4-1-2. Output 使用
4-2. 割り込みポートとして使用する10
4-2-1. 割り込みポートとして使用する10
4-2-2. 割り込みにマスクをかける12
4-3. Input と Output 両方持つインタフェースとして使用する13
4-4. Bidirectional (tristate) ports として使用する14
改版履歴15

ELSENA

1. <u>はじめに</u>

この資料は、Qsys に提供されている PIO (Parallel I/O) を使用して、Qsys システム外部のロジックやデバイスの 制御を行う方法を簡易的に説明しています。

この資料の内容は、Quartus[®] II 14.0、Nios II 14.0 Software Build Tools for Eclipse を使用して動作確認済みです。

2. PIO 概要

2-1. PIO 概要

PIO は Avalon Memory-Mapped スレーブ・ポートと General I/O とのインタフェースを提供します。また、FPGA 内のロジックと接続する際にも、FPGA 外のロジックと接続する際にも使用することができます。

PIO は、ひとつのコンポーネントにつき 32 本までポートを持つことができます。Nios[®] II 等のホストからの制御 によってレジスタへのデータの書き込み、読み込みを行います。

2-2. PIO レジスタ・マップ

下表は PIO のレジスタ・マップを表しています。

Offset		ジスタ名	Read/Write	(n-1)		2	1	0
0	data	Read access	R	現在 PIO にあるデータ値				
		Write access	W	PIO に出力するデータ値				
1	direction		R/W	各 I/O ポート対する個別の入出力方向の制御。入力の場合は 0、出力の場合は 1 に設定します。				
2	2 interruptmask		R/W	各 I/O コ ル。ビッ ります。	ポートに対する個別の割り込 ≻を 1 に設定すると対応する፣	みのイネ [.] ポートの割	ーブル/デ り込みが [;]	ィセーブ 有効にな
3	edgecapture		R/W	各入力才	ペートのエッジ検出			
4	outset		W	特定ビッ	トに値をセットします。(※1)			
5	outclear		W	特定ビットをクリアします。(※1)				

(※1) [4] outset 、[5] outclear のレジスタは、Output Register を有効にした場合にのみ有効です。



3. PIO 設定項目

- 3-1. Basic Settings
 - ▶ Width : ポートの幅を設定します。1~32 ビットを指定することができます。
 - ◆ Direction : ポートの制御方向を設定します。
 - Bidi
- それぞれのビットがひとつのピンを使用して、駆動とデータの取り込み を行います。それぞれのビットごとに入力と出力を選択することができ ます。ポートを入力に設定した場合には、FPGAの I/O ピンはトライ・ ステートに設定されます。
- ▶ Input : 入力ポートとしてのみ使用することができます。
- ▶ InOut : 入力と出力のポートがそれぞれ別に生成されます。
- ▶ Output : 出力ポートとしてのみ使用することができます。
- ◆ Out Port Reset Value : ポートを出力に設定した際のリセット値を指定します。デフォルトは0です。
 - Output Register : オンにすると、ポートの特定のビットの制御が有効になります。デフォルトの 設定はオフです。(レジスタ [4] outset、[5] outclear のレジスタを操作すること によって制御します。)

L PIO (Parallel I/O) - pio_0	×
Megecere, altera_avalon_pio	Documentation
▼ Block Diagram ✓ Drow signals ✓ Cik cik reset_n address write_n write_n writedata[310] writedata[310] external_connection aut_port[70] export attera_avalon_pio	Basic Settings Width (1-32 bits): Bidir Direction: Bidir Input InOut Output Output Port Reset Value: 0x00000000000000000000000000000000000
	Cancel



3-2. Input Options

Input Options では Direction を入力に設定した場合の、エッジ・キャプチャ・レジスタの設定と割り込みの設定を行います。

- Edge capture register
 - ▶ Synchronously capture : オンにすると、ポートの入力信号のエッジを取り込むことができます。
 - ◆ RISING : 立ち上がりエッジを取り込みます。
 - ♦ FALLING : 立下りエッジを取り込みます。
 - ♦ ANY : 両エッジを取り込みます。
 - ▶ Enable bit-clearing for edge capture register : オンにすると、特定ビットのみを操作することができます。
- Interrupt
 - ▶ Generate IRQ : オンにすると、入力信号から割り込みを発生させます。
 - ◇ LEVEL : 入力ポートのレベルを読んで割り込みを発生します。
 - ※ 入力信号の High を認識します。入力信号が Low アクティブの場合には、外部に NOT ゲートを挿入す る必要があります。

◆ EDGE : 入力ポートのエッジを取り込んで割り込みを発生します。

※ 上記の "Edge capture register" で設定したエッジを認識します。

👃 PIO (Parallel I/O) - pio_0	×
PIO (Parallel I/O) altera_avalon_pio	Documentation
▼ Block Diagram ✓ Show signals ✓ clk clk clk clk reset_n address write_n write_n writedata[310] writedata[310] writedata chipselect chipselect readdata external_connection in_port[70] export	▼ Basic Settings Width (1-32 bits): Direction: ○ Input ○ Input ○ Duput Output Port Reset Value: ○ Output Output Register □ Enable individual bit settine/clearine ✓ Edge capture register ☑ Synchronously capture Edge Type: ☑ Enable bit-clearing for edge capture register ✓ Interrupt ☑ Generate IRQ IRQ Type: LEVEL ▼ Level: Interrupt OPU when any unmasked I/O pin is logic true Edge: Interrupt OPU when any unmasked bit in the edge-capture register is logic true. Available when synchronous capture is enabled ▼ Test bench wiring □ Hardwire PID inputs in test bench Drive inputs to: □x000000000000000000000000000000000000
Info: pio_0: PIO inputs are not hardwired in test bench. Undefined val	ues will be read from PIO inputs during simulation.



3-3. Simulation

Test bench wiring では、シミュレーション実行時に入力信号として与える初期値を設定します。設定された値は、ツールが生成するテストベンチに記述されます。





4. PIO 使用例

4-1. シンプルな Input / Output として使用する

4-1-1. Input 使用

PIO と接続したボタン(4ビット)を読み込む場合の例です。PIO の設定は下記のとおりです。

ソフトウェアからボタンを接続した PIO の data レジスタの値を読み込んで、ボタンの ON/OFF を判断する場合 です。割り込みを使用しない場合の例です。

T Basic Settings	
Basic Settings	
Width (1-32 bits): 4 「ポート幅を設定」	
4ビットのボタンを接続する場合	}
Input	
○ InOut [ポートの入出力設定]	
C Output 入力ポート	
Output Port Reset Value: Invinningungungungung	
Output Register	
Enable individual bit setting/clearing	
人力ボートなので	
Edge capture register	
Synchronously capture	
Edge Type: RISING	・宝山
Enable bit-clearing for edge capture registe 込み入力を使用しない場合	. 63 7
▼ Interrupt	
🗖 Generate IRQ	
IRQ Type:	
Level : Interrupt CPU when any unmasked I/O pin is logic true Edge : Interrupt CPU when any unmasked bit in the edge-capture register is logic true. Available when synchronous capture is enabled	
Test bench wiring	
☐ Hardwire PIO inputs in test bench	
Thandwire in 20 in parts in rest benefit	
Drive inputs to:	



4-1-2. Output 使用

PIO を使用して、ボード上の LED (8ビット)を制御する場合の例です。PIO の設定は下記のとおりです。この場合は出力ポートに設定しますので、Input Options と Simulation の設定は必要ありません。

Basic Settings					
Width (1-32 bits):	8		「ポート幅を設	定1	
Direction:	O Bidir			た法語する	
	O Input		8L9P LED	で技称リる	
	C InOut		[ポートの入出	力設定]	
	Output		出力ポート	_	
Output Port Reset Value:	0×000000000000000	100		ー	·孙宁1
T Output Posiston					
Evable individual bit	atting (alassing)		()x0 に設定	した場合
		[4	寺定ビットの操作	[]	
Edge capture registe	r	0	FF の場合		
Synchronously capture	e				
Edge Type:	RISING 🔽				
Enable bit-clearing fo	r edge capture regi	ster			
Interrupt					
🔲 Generate IRQ					
IRQ Type:	LEVEL				
Level: Interrupt CPU whe Edge: Interrupt CPU when register is logic true. Ava	en any unmasked I/(n any unmasked bit ilable when synchro) pin is logio in the edge- nous capture	c true -capture e is enabled		
Test bench wiring					
🔲 Hardwire PIO inputs i	n test bench				
Drive inputs to:	0×000000000000000000000000000000000000	100			



下記は PIO 経由で接続した外部のボタンと LED を制御するシンプルなプログラムです。

ボタンからの入力を IORD を使用して読み込みます。ボタンが押された際の操作の中で IOWR で LED を操作 し点灯させます。

ソフトウェア例)ボタンの入力を読み込んで LED を点灯

```
#include <stdio.h>
#include <unistd.h>
#include "system.h"
#include "altera_avalon_pio_regs.h"
#define NONE_PRESSED 0xF
#define DEBOUNCE 1000
int main(void)
ł
    int buttons; // ボタンの値を保持するために使用
    int led = 0; // LED に値を書き込むために使用
    printf("Simple¥n"); // 実行時にコンソールに" Simple" の文字出力
    IOWR_ALTERA_AVALON_PIO_DATA (LED_PIO_BASE, led); // PIO に初期値を書き込む
    while(1)
    ł
        buttons = IORD_ALTERA_AVALON_PIO_DATA (BUTTON_PIO_BASE); // PIO 経由でボタンの値を読み込む
        if (buttons != NONE_PRESSED) // if ボタンが押されていたら
        {
            led++;
            IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE, led); // PIO に新しい値を書き込み
            /* スイッチのデバウンス処理
                ボタンが最初に押されてから少し時間をおく
                ボタンが離されるまで待ち、その後時間をおく */
            us leep (DEBOUNCE);
            while (buttons != NONE_PRESSED) // ボタンが離されるのを待つ
                buttons = IORD_ALTERA_AVALON_PIO_DATA(BUTTON_PIO_BASE); // buttons の値をアップデート
            us leep (DEBOUNCE);
        }
    }
}
```

4-2. 割り込みポートとして使用する

PIO からの入力信号を Nios II の割り込み信号として使用する方法です。

4-2-1. 割り込みポートとして使用する

下記の設定は割り込みを PIO の入力信号の立ち上がりエッジで発生させる場合の例です。Basic Setting のページは "4-1-1. Input 使用" と同様に設定します。

Edge capture register で Synchronously capture にチェックを入れてイネーブルにし、RISING を選択します。

Interrupt で割り込みをイネーブルにします。割り込みはレベル割り込みとエッジ割り込みの一方を選択することが できます。レベル割り込みは High を認識します。エッジ割り込みは Edge capture register で設定したエッジを検出し、 割り込みを発生します。

Basic Settings				
Width (1-32 bits):	4			
Direction:	O Bidir			
	Input			
	🔿 InOut			
	C Output			
Output Port Reset Value	0×000000000000000			
* Output Register				
🔲 Enable individual bit	setting/clearing			
TEdge capture regist	er			
Synchronously captu	■ ← エッジ・キャプチャ・レジスタ	をイオ	トーブル	
Edge Type:		<u>e 14</u>	トージリア	
Enable bit-clearing f	or edge capture register	エウ.		
× Internet		[符)	モヒットの理作	F]
Generate IBO	割り込み信号生成をイネーブル	ディ	セーブルの地	拾
IRO Type:				
	「割り込みレベル	or .	エッジ]	
Level: Interrupt CPU wh Edge: Interrupt CPU whe	en any unmasked I/O p en any unmasked bit in <mark>エッジ割込み設</mark> な	定の均	易合	
register is logic true. Ava	ailable when synchrono us capture is enab	iea		
Test bench wiring				
🗌 🗌 Hardwire PIO inputs	in test bench			
Drive inputs to:	0×00000000000000			

Edge capture register は、割り込みサービス・ルーチンの中でクリアする必要があります。クリアしないまま割り込み サービス・ルーチンから戻ると、Edge capture register は一度取り込んだエッジを保持したままなので、次に発生した エッジを検出することができません。

🔥 ALTIMA

以下のサンプル・ソースは、ボタン割り込みを使用した場合のソフトウェア・サンプルです。このサンプルでは、ボタン4 つを接続した PIO の Edge capture register を使用して、ボタンの押された位置を検出します。同時にボタンからの割り込みを登録しているので、ボタンが押されると Nios II に対して割り込みが発生し、登録した割り込みサービス・ルーチンが実行されます。

割り込みサービス・ルーチンでは、Edge capture register の値を読み込んでボタンの位置に対応した LED を点灯 します。

ソフトウェア例)割り込みを使用してボタンの入力を読み込む

```
#include <stdio.h>
#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "sys/alt_irq.h"
/* ボタン割り込みのサービス・ルーチン */
static void button_interrupts(void* context, alt_u32 id)
   int button position;
                      // ボタンが押された場所の保存に使用
   button_position = IORD_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE);
                       // ボタンPIOのエッジ・キャプチャ・レジスタを読み込み
                       // どのポジションのボタンが押されたかを検出
   IOWR_ALTERA_AVALON_PIO_DATA(LED_PIO_BASE, button_position);
                       // 押されたボタンに対応した LED のビットを点灯
   /* エッジ・キャプチャ・レジスタのリセット */
   IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE, 0x0);
   button_position = 0x0;
}
/* メインルーチン */
int main(void)
Ł
   printf("Interrupt test¥n");
   /* PIO の初期化 */
   // 特定のボタンのみマスクをかけて有効にする(ボタンが4つの場合)
   IOWR_ALTERA_AVALON_PIO_IRQ_MASK (BUTTON_PIO_BASE, 0xF);
   // エッジ・キャプチャ・レジスタのリセット
   IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE, 0x0);
   // 割り込みハンドラの登録
   alt_irq_register(BUTTON_PIO_IRQ, 0, button_interrupts);
   while(1)
   ł
      // ボタンの割り込みを待つ
   }
   return 0;
```

4-2-2.割り込みにマスクをかける

上記のソフトウェア・サンプルでは、

IOWR_ALTERA_AVALON_PIO_IRQ_MASK (BUTTON_PIO, 0xF);

の記述で割り込みにマスクを設定しています。これは、4ビットのボタンを想定し、すべてのビットからの入力を有効に します。

このマクロを使用して、特定ビット入力のみを割り込みとしてイネーブルすることができます。例えば、32ビットの PIO (INPUT_PIO)のビット0とビット1のみを割り込み信号としてイネーブルする場合には、

IOWR_ALTERA_AVALON_PIO_IRQ_MASK (INPUT_PIO, 0x3);

と設定します。

4-3. Input と Output 両方持つインタフェースとして使用する

ひとつの PIO を別々の入力ポートと出力ポートを持つインタフェースとして使用する方法です。

PIO の Basic Settings の Direction で InOut を選択します。下記に示すブロック図のように、ひとつの PIO に入 カポートと出カポートが生成されます。

Width (1-32 bits):	4	
Direction:	O Bidir	
	C Input	
	C Input	7
	• InOut	
	O Output	
Output Port Reset	Value: 0×0000000000000000)0
		nios2 system
	alk	
cik cik	CIK	
		clk
and most a	reset	
eset_reset_n		reset_n
	ext_sram_bus_out	
ext sram bus out tom	address out[18_0]	tcm_address_out
ext_sram_bus_out_tom	byteenable_n_out[1_0]	tcm_outputenable_n_out
ext sram bus out tom	write n out	tom_byteenable_n_out
wt arom hus out tom	data out[15_0]	tom_write_n_out
ext stant ous out icon		TODO CIETA CUIT
ext_sram_bus_out_tcm	_chipselect_n_out	tcm_data_out tcm_chipselect_n_out
ext_sram_bus_out_tcm led t	<u>chipselect_n_out</u> bio external connection	tcm_data_out tcm_chipselect_n_out
ext_sram_bus_out_tcm ext_sram_bus_out_tcm led_pio_external_conne	_chipselect_n_out Dio_external_connection	tom_data_out tom_chipselect_n_out
ext_sram_bus_but_tcm ext_sram_bus_out_tcm led_y ed_pio_external_conne button_r	chipselect_n_out pio_external_connection ction_export[7_0] io_external_connection	tom_data_out tom_chipselect_n_out export
ext_sram_bus_out_tcm ext_sram_bus_out_tcm led_p ed_pio_external_conne button_p putton_pio_external_con	chipselect_n_out pio_external_connection ction_export/7_01 vio_external_connection prection_in_port/3_01	tom_data_out tom_chipselect_n_out export
ext_sram_bus_out_tcm ext_sram_bus_out_tcm led_j ed_pio_external_conne button_pio_external_con putton_pio_external_con	chipselect_n_out pio_external_connection ction_export[7_0] io_external_connection prection_in_port[3_0] prection_out_port[3_0]	tom_data_out tom_chipselect_n_out export in_port

入力と出力の切り替えはソフトウェアから、PIO の direction レジスタへ入力の場合は 0、出力の場合は 1 を書き 込んで切り替えます。"altera_avalon_pio_regs.h" ファイルの中に direction レジスタへのアクセスのマクロが用意さ れていますので、ファイルをインクルードして使用することができます。

例えば下記のように記述して、入力と出力を切り替えます。(PIO の名前;BOTH_IN_OUT_PIO)

■ 入力にする場合

IOWR_ALTERA_AVALON_PIO_DIRECTION (BOTH_IN_OUT_PIO_BASE, 0x0);

■ 出力にする場合

IOWR_ALTERA_AVALON_PIO_DIRECTION (BOTH_IN_OUT_PIO_BASE, 0x1);

4-4. Bidirectional (tristate) ports として使用する

ひとつのポートをトライ・ステート制御して双方向ピンとして使用する方法です。

PIO の Basic Settings の Direction で Bidir を選択します。下記に示すブロック図のように双方向のポートが生成されます。



入出力の切り替えは、InOut のポートの際と同様に、PIO の direction レジスタへ入力の場合は 0、出力の場合 は 1 を書き込んで切り替えます。

Bidirectional ポートを使用した場合には、下図のように自動でトライ・ステート制御の回路が挿入されます。





<u> 改版履歴</u>

Revision	年月	概要
1	2014 年 8 月	新規作成

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。
 株式会社アルティマ ホームページ: http://www.altima.co.jp
 技術情報サイト EDISON: http://www.altima.jp/members/index.cfm
 株式会社エルセナ ホームページ: http://www.elsena.co.jp
 技術情報サイト ETS : http://www.elsena.co.jp/elspear/members/index.cfm
- 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。