

ModelSim-Altera Edition RTLシミュレーション -VHDL-

ver.11



2012年2月 Rev.1

ELSENA,Inc.





ModelSim-Altera Edition RTL シミュレーション -VHDL-

<u>目次</u>

1.	<u>はじ</u> る	<u>めに</u>	3
2.	RTL ·	シミュレーションの操作手順	3
3.	<u>RTL</u>	シミュレーション実施	4
	3-1.	ModelSim-Altera を起動して新規プロジェクトを作成	4
	3-2.	ファイルの作成、登録	6
		3-2-1 新規ファイルの作成	6
		3-2-2 既存ファイルの登録	7
	3-3.	ファイルの並べ替え	8
	3-4.	コンパイル	9
	3-5.	ロード1	0
	3-6.	シミュレーションの実行1	1
	3-7.	シミュレーション結果の確認1	2
	3-8.	シミュレーションとプロジェクトの終了1	2
改	版履歷	<u>•</u> 1	13

1. <u>はじめに</u>

ModelSim[®]-Altera[®]では、論理合成前の"RTL シミュレーション"と配置配線後の"タイミング・シミュレーション"を行うことができます。この資料では、ModelSim-Altera を使用した RTL シミュレーション(VHDL)手順に ついて説明します。

対応ツールとバージョン: ModelSim-Altera 10.0c

Quartus® II v11.1 ServicePack 2

2. <u>RTL シミュレーションの操作手順</u>

RTL シミュレーションでは、論理合成前に、設計した RTL コードがどのような動作をするか確認します。論理合成、配置配線は行っていませんので、各信号に伝搬遅延情報が含まれない論理機能のみのシミュレーションを行います。

伝搬遅延を含んだシミュレーションはタイミング・シミュレーションで行うことができます。『ModelSim-Altera Edition タイミング・シミュレーション –VHDL-』、『ModelSim-Altera Edition タイミング・シミュレーション – VerilogHDL-』をご参照ください。

図 2-1 に ModelSim-Altera を使用した RTL シミュレーションの手順を示します。VHDL と VerilogHDL、どちらの言語を使用しているかによって操作が異なる箇所があります。この資料は、VHDL をご使用の場合のフローを説明します。VerilogHDL をご使用の場合は、『ModelSim-Altera Edition RTL シミュレーション – VerilogHDL-』をご参照ください。



図 2-1 RTL シミュレーション・フロー

3. <u>RTL シミュレーション実施</u>

ModelSim-Altera における RTL シミュレーションを実施します。この資料は VHDL をご使用の場合の操作手順を説明します。

3-1. ModelSim-Altera を起動して新規プロジェクトを作成

ModelSim-Alteraを起動してシミュレーション用の新規プロジェクトを作成します。

① デスクトップの ModelSim-Altera のショートカット・アイコン **M** をダブルクリックして

ModelSim-Altera を起動します。

② File メニュー > New > Project をクリックします。Create Project ウィンドウが起動します。(図 3-1-1)

Treate Project
Project Name
rtl_sim
Project Location
E:/work/v_ll_l/sim_test Browse
Default Library Name
work
Copy Settings From
.l/modelsim_ae/modelsim.ini Browse
Copy Library Mappings C Reference Library Mappings
OK Cancel

図 3-1-1 Create Project ウィンドウ

③ プロジェクト名、プロジェクト・ディレクトリを設定します。設定項目については表 3-1-1 の通りです。

Project Name	プロジェクト名を入力
Project Location	プロジェクトを作成するディレクトリを指定
Default Library Name	ライブラリ・フォルダ名を入力

表 3-1-1 Create Project 設定

④ "OK"をクリックして、Create Project ウィンドウを閉じます。

⑤ Add items to the Project ウィンドウを"Close"をクリックして終了します。(図 3-1-2)

※Create Project ウィンドウを閉じると、Add items to the Project ウィンドウが表示されます。このウィンドウを活用して次の操作(デザインの登録・作成)を行うことも可能ですが、この資料では、メニューから操作する方法を説明します。

Add items to the	Project X
Click on the icon to	add items of that type:
Create New File	Add Existing File
Create Simulation	Create New Folder
	Close

☑ 3-1-2 Add items to the Project

3-2. ファイルの作成、登録

3-1 章で作成したプロジェクトにおいて、シミュレーション実行に必要なファイル(デザイン、テストベンチ)を 作成および登録します。

3-2-1 新規ファイルの作成

新規でデザインおよびテストベンチ・ファイルを作成します。既存のファイルがある場合にはこの手順は省略します。

- ① Project ウィンドウをアクティブにします。
- ② Project メニュー > Add to Project > New File.. を選択します。Create Project File ウィンドウが表示されます。
- ③ Create Project File ウィンドウ内の各項目を入力し(表 3-2-1-1)、"OK"をクリックします。(図 3-2-1-1)

表 3-2-1-1 Create Project File 設定

File Name	ファイル名を入力
Add file as type	ファイルの種類をプルダウンから選択
Folder	ファイルの保存先を指定

File Name	
test	Browse
Add file as type VHDL Verilog SystemVeriloc VHDL PSL	Folder Top Level V OK Cance
Text SystemC TCL	
Macro -	

図 3-2-1-1 Create Project File ウィンドウ

※File メニュー > New > Source から新規ファイルを生成することもできますが、その場合新規作成し たファイルは自動的にプロジェクトに登録されないので注意が必要です。

④ Project ウィンドウに作成したファイルが登録されていることを確認します。(図 3-2-1-2)

🛗 Project - E:/work	0211	,i2002./∖	HDL/tim	_sim/timing_sim	
▼ Name	Status	Туре	Order	Modified	
🔯 test.vhd	?	VHDL	0	02/10/12 02:28:33 PM	

図 3-2-1-2 新規作成ファイル

- ⑤ Project ウィンドウに登録されたファイルを選択し、右クリック > Edit でファイルを編集します。
- ⑥ 編集したファイルを保存します。※コンパイル時、自動保存はされません。コンパイル前に必ずファイルを保存します。

3-2-2 既存ファイルの登録

既存のデザイン、テストベンチ・ファイルがある場合にはプロジェクトにファイルを登録します。

- ① Project ウィンドウをアクティブにします。
- ② Project メニュー > Add to Project > Existing File.. を選択します。
- ③ Add file to Project ウィンドウ内 File Name の"Browse"をクリックし、プロジェクトに追加するファイルを 選択します。ファイルの複数選択も可能です。(図 3-2-2-1)

"OK"をクリックしてウィンドウを閉じます。

Add file to Project	×
File Name	L/lvds_comp_sim.vhd Browse
Add file as type default	Folder Top Level
Reference from current location	C Copy to project directory
	OK Cancel

図 3-2-2-1 既存ファイルの選択

④ Project ウィンドウに追加したファイルが登録されていることを確認します。(図 3-2-2-2)

🛗 Project - E:/work/::_II_I,tra	hing_QC_	120125/\	/HDL/tim	_sim/timing_sim ======
▼ Name	Status	Туре	Order	Modified
🛐 mypll.vhd	?	VHDL	10	02/10/12 02:23:02 PM
🔄 lpm_compare0.vhd	2	VHDL	3	02/10/12 02:23:25 PM
💿 lvds_comp_sim.vhd	?	VHDL	11	02/10/12 02:23:31 PM
💿 mylvds_rx.vhd	?	VHDL	6	02/10/12 02:23:35 PM
🔟 lvds_tx.vhd	?	VHDL	9	02/10/12 02:23:39 PM

図 3-2-2-2 既存ファイルの追加

3-3. ファイルの並べ替え

VHDL の場合、コンパイル前にファイルの階層を指定する必要があります。下位階層(パッケージやユー ザ・ライブラリ)から順にコンパイルし、最後に最上位階層のファイル(テストベンチ)をコンパイルします。

以下の手順でコンパイル対象のファイルの順番を設定します。

- ① Compile メニュー > Compile Order を選択します。
- ② Compile Order ウィンドウにおいて、ファイルの順番を ▲ または ▼ ボタンで並び替えます。最上位 階層はテストベンチになります。同階層に位置するファイルに関しては順不同です。(図 3-3-1)

並べ替えが完了したら"OK"で Compile Order ウィンドウを閉じます。

Compile Order	
Current Order	
Ivds_comp.vhd	<u>最下位</u> 階層
port1_rom0.vhd	
Dipm_fifo0.vhd	T
ipm_compare0.vhd	
data_compare.vhd	•
compare cont.vhd	
o lvds_comp_sim.vhd	<u>最上位</u> 階層
4 h	
Auto Generate OK Cancel	

図 3-3-1 VHDL ファイルの並べ替え

3-4. コンパイル

プロジェクトに登録したシミュレーションに必要なファイル(デザイン・ファイルおよびテストベンチ・ファイル) をコンパイルします。

▶ 登録したすべてのファイルを一度にコンパイル

Compile メニュー > Compile All を選択します。

▶ 各ファイルを個別にコンパイル

Project ウィンドウ内でコンパイルするファイルを選択後、右クリックし Compile > Compile Selected を 選択します。

コンパイルが問題なく完了しているか、エラーがあるかについては Status の表示で確認することができま す。(図 3-4-1)

エラーがある場合には、エラー箇所を確認し修正して再度コンパイルします。コンパイル後全ファイルにエ ラーがないことを確認します

ľ	Design Edwardd 11 1 lair	a kaak/ukl				
1	Project - E:/workyv_11_1/sil	n_cesqra_	<u>sin</u>			
	🔻 Name	Status	Туре	Order	Modified	
	👩 lpm_compare0.vhd	√	VHDL	4	12/09/09 12:57:22 AM	
	👩 data_gen.vhd	1	VHDL	6	12/15/09 04:18:34 PM	
	👩 port1_rom0.vhd	1	VHDL	2	06/21/11 08:20:22 AM	↓ ✓ コンパイル済(エラーなし)
	💿 lvds_comp_sim.vhd	?	VHDL	8	02/01/12 05:10:31 PM	•
	💿 lvds_comp.vhd	1	VHDL	0	06/21/11 08:22:00 AM	🚽 🗸 っいパイル交(エラーない)
	🔄 lpm_fifo0.vhd	×	VHDL	3	02/01/12 05:09:51 PM	
	🔄 data_compare.vhd	?	VHDL	5	12/09/09 04:59:12 PM	
	💿 mylvds_rx.vhd	?	VHDL	1	06/20/11 05:54:38 PM	
	🖸 compare_cont.vhd	?	VHDL	7	12/07/09 03:46:58 PM	
1						

図 3-4-1 コンパイル Status 確認

3-5. ロード

ALTIMA

シミュレーション対象となるデザインをロードします。

- ① Simulate メニュー > Start Simulation を選択し、Start Simulation ウィンドウを表示させます。
- ② Design タブを選択します。プロジェクト作成時に設定したワーキング・ライブラリ(デフォルト名 work)を 展開すると、コンパイルしたデザイン・ユニットが表示されます。

VHDL の場合テストベンチ(最上位ファイル)の Architecture 名を選択します。(図 3-5-1)

E:/work/v_11_1/sim_test/data_compa E:/work/v_11_1/sim_test/data_gen.vhd E:/work/v_11_1/sim_test/lpm_compar E:/work/v_11_1/sim_test/lpm_fif00.vhd E:/work/v_11_1/sim_test/lvds_comp.vhd
E:/work/v_11_1/sim_test/data_gen.vhd E:/work/v_11_1/sim_test/lpm_compar E:/work/v_11_1/sim_test/lpm_fifo0.vhd E:/work/v_11_1/sim_test/lvds_comp.vhd
E:/work/v_11_1/sim_test/lpm_compar E:/work/v_11_1/sim_test/lpm_fif00.vhd E:/work/v_11_1/sim_test/lvds_comp.vhd
E:/work/v_11_1/sim_test/lpm_fife0.vhd E:/work/v_11_1/sim_test/lvds_comp.vhd
E:/work/v_11_1/sim_test/lvds_comp.vhd
E:/work/v_11_1/sim_test/lvds_comp
ecture
E:/work/v_11_1/sim_test/mylvds_rx.vhd
E:/work/v_11_1/sim_test/port1_rom0
•
Resolution
default 🔻

図 3-5-1 Start Simulation ウィンドウ(VHDL)

- ③ "OK"をクリックします。デザインのロードが開始されます。
- ④ ロードが完了すると、sim ウィンドウが追加されます。(図 3-5-2)

🕎 sim - Default 💷 🔤		997 <u></u>	- di
Instance	Design unit	Design unit type	Visibility
Ivds_comp_sim	vds_comp_s	imModule	+acc=<
🖨 🗾 fpga	lvds_comp	Module	+acc=<
🛓 🗾 b2v_inst	lpm_compare	e0 Module	+acc=<
🛓 🗾 b2v_inst:	10 mylvds_tx	Module	+acc=<
🛓 🗾 b2v_inst:	l3 mylvds_rx	Module	+acc=<
🛓 🗾 b2v_inst*	lpm_fifo0	Module	+acc=<
🛓 📃 b2v_inst	5 data_gen	Module	+acc=<
🛓 🛃 b2v_instr	6 data_compa	re Module	+acc=<
🛓 🗾 pll_inst	mypli	Module	+acc=<
🛓 📃 b2v_insti	8 seg7_ctrl	Module	+acc=<
🛓 🔁 🗾 b2v_inst	eg7_ctrl	Module	+acc=<
	#8lvds_comp	Process	+acc=<
	5# lvds_comp	Process	+acc=<
	#1lvds_comp	Process	+acc=<
La #ASSIGN	#1 lvds.comn	Process	+acc=<
			•
🚹 Library 🛛 🖉 sim 👔	Project		4

図 3-5-2 sim ウィンドウ例

3-6. シミュレーションの実行

ALTIMA

シミュレーションを実行します。

① モニタしたい信号を選択するため、Object ウィンドウを表示させます。

View メニュー > Object を選択します。

※ロード完了時にすでに Object ウィンドウが表示されている場合にはこのステップを省略します。

② シミュレーション結果を波形で確認するため、Wave ウィンドウを表示させます。

View メニュー > Wave を選択します。

※ロード完了時にすでに Wave ウィンドウが表示されている場合にはこのステップを省略します。

- ③ メイン・ウィンドウ内に Wave ウィンドウが表示されます。
- ④ sim ウィンドウの目的のユニットを指定します。Object ウィンドウに表示されたユニット内の信号から、 検証したい信号を選択して Wave ウィンドウヘドラッグ&ドロップで移動します。(図 3-6-1)

🛺 sim - Default 💷 🚽		+ @ ×	💫 Objects		- H I X		e - Default 🚃		
* Instance	Design unit	Design up	Villame	value kind		5	7	Msqs	
Ivds_comp_sim	lvds_comp_s	imModule	- 🔷 period	10 Para	Internal		/lvds_comp_sim/per	10	
i rpga	ivas_comp	Module	clk_50m	x Regis	Internal		//vds_comp_sim/clk	x	
🕀 🔟 b2v_inst	lpm_compare	e0 Module	🔷 sw0	x Regis	Internal		/lvds_comp_sim/sw0	x	
	mylvds_tx	Module	→ sw1	x Regis	Internal		/lvds_comp_sim/sw1	x	
+ j b2v_inst13	mylvds_rx	Module	→ rx_in	StX Net	Internal		/lvds_comp_sim/rx_in	StX	
🛨 🗾 b2v_inst4	lpm_tito0	Module	tx_out	StX Net	Internal		/lvds_comp_sim/tx	StX	
b2v_inst5	data_gen	Module	tx_outclock	StX Net	Internal		/lvds_comp_sim/tx	StX	
the b2v_inst6	data_compar	re Module							.
l → □ pl_inst	mypli	Module	•		•				
H- D2v_inst8	seg/_ctrl	Module	Brocesses (Astive)						
H- D2V_Inst9	seg/_ctrl	Module	When a	True (Cilcored)					
	. Ivas_comp	Process	* Name	Type (riiterea)	State -				
#ALWAY5#	. ivas_comp	Process	#INITIAL#6		Ready				
#A55IGN#1	. ivas_comp	Process	##221@N#18		Ready				
	. lvds_comp	Process	#ALWAY5#23		Ready				
	. lvds_comp	Process	#INITIAL#25		Ready				
	. Ivds_comp	Process	#A55IGN#85		Ready				
#A35IGN#1	. ivas_comp	Process	#A351GN#53		Ready	- CL 📰	Now	0 ps	as 100 ps
	indis comp	Process	#INTTIAL#2867		Ready	<u></u>	Cursor 1	0 ds	0 ps
👫 Library 🌄 sim 🎬 Pr	oject	<u> </u>	#A55IGN#2945	Assign			Þ	۲ F	

図 3-6-1 Wave ウィンドウへ信号を追加

⑤ Transcript ウィンドウで"run」<実行時間><単位>"とコマンド入力し、Enter を押します。シミュレーションが実行されます。

例: VSIM> run 100us

もしくはメイン・ウィンドウを選択し、Run Length 欄に実行したいシミュレーション時間を入力し、"Run" をクリック、でもシミュレーションを実行できます。(図 3-6-2)



図 3-6-2 Run Length 設定&Run



3-7. シミュレーション結果の確認

得られたシミュレーション結果の波形を確認します。(図 3-7-1)



図 3-7-1 シミュレーション波形例

3-8. シミュレーションとプロジェクトの終了

シミュレーションが完了したら、シミュレーションとプロジェクトを終了します。

- ① Simulate メニュー > End Simulation でシミュレーションを終了します。
- ② Project ウィンドウをアクティブにし、File メニュー > Close でプロジェクトを終了します。

以上で RTL シミュレーション完了です。



改版履歴

Revision	年月	概要
1	2012年2月	新規作成

免責、及び、ご利用上の注意 弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。 本資料は非売品です。許可無く転売することや無断複製することを禁じます。 1. 本資料は予告なく変更することがあります。 2. 3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご 一報いただければ幸いです。 株式会社アルティマ : 〒222-8563 横浜市港北区新横浜 1-5-5 マクニカ第二ビル TEL:045-476-2155 HP: <u>http://www.altima.co.jp</u> 技術情報サイト EDISON : <u>https://www.altima.jp/members/index.cfm</u> 株式会社エルセナ : 〒163-0928 東京都新宿区西新宿 2-3-1 新宿モノリス 28F TEL: 03-3345-6205 HP: <u>http://www.elsena.co.jp</u> 技術情報サイト ETS : https://www.elsena.co.jp/elspear/members/index.cfm 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。 4. 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる場合は、英語版の資料もあわせてご利用ください。

.....

.....