

Quartus II はじめてガイド 回路図エディタの使い方

ver.10.0



2010年12月

ELSENA,Inc.





Quartus II はじめてガイド 回路図エディタの使い方

<u>目次</u>

1.	はじめに	
2.	基本操作方法	4
	2-1.新規ファイルの作成	4
	2-2.デザイン入力	5
	2-2-1. シンボルの入力	5
	2-2-2. 信号の接続(配線)方法	
	2-2-3. ピン名、ノード名の登録方法	11
	2-2-4. その他	12
	2-3.デザインの保存	15
3.	ブロック・シンボルの生成方法	16
4.	回路図を HDL へ変換する方法	
5.	トップ・ダウン方式の回路図作成方法	19
	5-1.新規ファイル作成	19
	5-2.デザイン入力	
	5-2-1. ブロック・ダイアグラム・シンボルの入力	
	5-2-2.I/O の接続(配線)(ワイヤ・ライン / バス・ライン)	
	5-2-3. 名前の異なる I/O の接続 — マッパー・プロパティ(Mapper properties)	
	5-3.デザインの保存	
	5-4.下位階層デザインの作成	

1. はじめに

ALTIMA

この資料は、Quartus[®] II 回路図エディタの操作方法をご紹介しています。

Quartus II はデザイン・エントリの手法として、回路図・AHDL ・ VHDL ・ Verilog HDL ・ EDIF ・ VQM に対応しています。階層設計をしたときに、最終的に最上位階層のデザイン・ファイルが、1 つのフォ ーマット(回路図 ・ AHDL ・ VHDL ・ Verilog HDL ・ EDIF ・ VQM のいずれか)であれば、混在させることが可能です。

そのエントリ方法の 1 つである回路図エディタの基本的な操作(回路図の入力方法、ノードの接続方法、 ピン名の入力方法など)をご紹介します。

その他、ユーザが作成した回路図または言語(AHDL ・ VHDL ・ Verilog HDL ・ EDIF ・ VQM)を 上位階層の回路図へエントリするためのブロック・シンボルの生成方法や、ユーザが作成した回路図を HDL 変換する機能、またトップ・ダウン方式で回路図を作成するブロック・ダイアグラム入力方法やその下 位階層デザインの作成方法などもご紹介しています。

本資料では、階層設計の構成として、<u>ボトム・アップ方式</u>を主体にしています。<u>トップ・ダウン方式</u>を用いる 場合の操作方法は、本資料『第 5 項 - トップ・ダウン方式の回路図作成方法』をご覧ください。



回路図エントリ イメージ



2. 基本操作方法

【補足①:プロジェクト作成を推奨】

プロジェクトを作成していなくても、回路図規模を作成することは可能ですが、あらかじめプロジェクトを作成後に回路図を作 成することをお勧めします。

プロジェクトの作成方法に関しては、本資料をご入手になった技術情報サイトにて、下記資料をご参考ください。

資料タイトル『Quartus II はじめてガイド – プロジェクトの作成方法』

2-1. 新規ファイルの作成

回路図用ワーキング・シート(*.bdf)を使用します。

- ① File メニュー ⇒ New、または □ ボタンをクリックします。Tasks ウィンドウの Create Design ディレク トリを展開し、Create New Design File をダブルクリックすることでも可能です。
- ② New ダイアログ・ボックス内より "Block Diagram/Schematic File" を選択し、OK ボタンをクリックしま す。ワーキング・シートが表示されます。



2-2. デザイン入力

ワーキング・シート(BDF ファイル)を開くと、シート上部(デフォルト位置)にツール・バーが表示され ます。これらの操作ボタンを用途に合わせて使用しながら、回路図を作成します。詳細は、次頁をご参考くだ さい。

使用する場合は、ボタンをクリックし、選択してください。(絵柄がくぼんでいれば "ON"、くぼんでいなければ "OFF"の状態です。)



赤枠で囲ったボタンは、一般的によく使われるボタンです。選択したボタンの操作が完了したら、"ポイン タ"に戻して次の操作に移ることをお勧めいたします。

2-2-1. シンボルの入力

"シンボル"には、AND や OR などのゲートやフリップフロップのようなロジックのタイプだけでなく、 "LPM (library of parameterized modules) / メガファンクション"のようなパラメータ化されたモジュールの シンボル・ライブラリも使用できます。これらを活用して、回路をより柔軟性を上げ、かつ高機能に構成する ことができます。

LPM / メガファンクションは、デバイス・ファミリを気にすることなく使用することができ(一部の LPM / メガファンクションを除く)、実装するデバイス・ファミリのアーキテクチャに適応して効率よく論理合成を行うため、短時間で高集積・高機能のファンクションを作成することが可能です。

◆ プリミティブ・シンボル

アルテラでは、AND ゲート、D 型フリップフロップ、入力ピンなど最小単位のロジックを "プリミティブ・ シンボル" と呼んでいます。

- ワーキング・シート(BDF ファイル)上の空白スペースで、マウスの右ボタンをダブルクリックします。
 (または む ボタンをクリックします。)
- Symbol ダイアログ・ボックスから、入力したいプリミティブ・シンボルを決定します。以下のいずれかの方法でシンボルを登録してください。(次ページの図を参考)
 - ・ Libraries リストから選択する
 - Name 欄に直接プリミティブ・シンボル名を入力する



Symbol ダイアログ・ボックス

③ OK ボタンをクリックした後、ポインタ先に半透明のシンボルが付きます。ワーキング・シート上の配置したい位置までマウスを移動させ、決定したところで"左クリック"してください。配置場所が確定します。



◆ LPM / メガファンクション

このファンクションは、あらかじめ特定の機 能をもったシンボルが用意されており、ユー ザがパラメータを指定(変更)することので きる可変型ファンクションです。

LPM / メガファンクションを使用するには、 "MegaWizard[™] Plug-In Manager"というウィ ザード方式のアプリケーションを使い作成しま す。

Tasks	8	×
Flow:	Full Design]
Task	4	•
💼 💼	Start Project	
📄 · 🖯	Create Design	
	Create New Design File	
	Open Existing Design File	
	Add/Remove Files in Project	
	- 📉 MegaWizard Plug-In Manager (IP cores and megafunctions)	
	- SOPC Builder (system generation)	•

 Tools メニュー ⇒ MegaWizard Plug-In Manager を起動します。または Tasks ウィンドウの Create Design ディレクトリを展開し、 MegaWizard Plug-In Manager をダブルクリックし起動させます。回路図用ワーキング・シートを表示 している場合には、Symbol ダイアログ・ボックスにおいて、"MegaWizard Plug-In Manager" ボタン (左下のボタン)をクリックしても起動可能です。

🔥 ALTIMA

FISEN

- ② "Which action do you want to perform?"の問いに、適当なものを選択します。
- Create a new custom megafunction variation (新規作成)
- Edit an existing custom megafunction variation (既存のファンクションの編集)
- Copy an existing custom megafunction variation (既存のファンクションのコピー)

🐇 MegaWizar	d Plug-In Manager [page 1]	×
	The MegaWizard Plug-In Manager helps you create or modify design files that contain custom variations of megafunctions. Which action do you want to perform? ② Greate a new custom megafunction variation ② Edit an existing custom megafunction variation ③ Copy an existing custom megafunction variation ③ Copyright (C) 1991-2010 Altera Corporation	

(以下からは、"新規作成"の場合を紹介しています。)

- ③ 各項目を選択、設定します。
 - 1. ターゲット・デバイス・ファミリを選択します。
 - 2. メガファンクションの種類を選択します。
 - 3. 出力ファイルの言語形式を選択します。(回路図で使用する場合は、どの言語でもかまいません。)
 - 4. 作成するファンクションの出力ファイルの保存ディレクトリを指定します。(ブラウズボタンを使用)
 - 5. 作成するファンクションに付ける名前(任意)を入力します。(例: mult8)

🖑 MegaWizard Plug-In Manager [page 2	a] 🛛 🗙	
Which megafunction would you like to customize? Select a megafunction from the list below	Which device family will you be using? Cyclone III	1.
ALTEP_ADD_SUB	Which type of output file do you want to create? AHDL YHDL Verilog HDL	
ALTFP_CONVERT ALTFP_DIV ALTFP_EXP ALTFP_INV	What name do you want for the output file? C:/altera/10.0/quartus/qdesigns/fir_filter/mult8	4.
ALTFP_INV_SQRT ALTFP_LOG ALTFP_MATRIX_INV ALTFP_MATRIX_MULT ALTFP_SQRT ALTFP_SQRT	Return to this page for another create operation 5. Note: To compile a project successfully in the Quartus II software, your design files must be in the project directory, in a library specified in the Libraries page of the Options dialog box (Tools menu), or a library specified in the Libraries page of the Settings dialog box (Assignments menu). Your current user library directories are:	
ALTMULT_ACCUM (MAC) ALTMULT_ADD ALTMULT_COMPLEX ALTMULT_COMPLEX	6.	
	Cancel < Back Next > Einish	

6. Next ボタンをクリックして次へ進みます。



7. 各ファンクションに設けられたパラメータを、必要に応じて設定・変更していきます。



④ 最終画面 (Summary) では、生成するファイルを選択し、Finish ボタンをクリックします。

🛪 MegaWizard Plug-In Manager	[page 7 of 7]		? 🗙
🤄 LPM_MULT			About Documentation
1 Parameter 2 EDA 3 Summar Settings	/		
mult8 datae(70) result/15.01	Turn on the files you wis automatically generated to generate the selecte MegaWizard Plug-In Ma The MegaWizard Plug-Ir C:\altera\10.0\quartus\	h to generate. A gray checkmar I, and a green checkmark indicate d files. The state of each checkbin ager sessions. Manager creates the selected fi qdesigns\fir_filter\	k indicates a file that is as an optional file. Click Finish x is maintained in subsequent les in the following directory:
8 Unsigned	File	Description	
	✓ mult8.vhd	Variation file	
	mult8.inc	AHDL Include file	
	🔽 mult8.cmp	VHDL component declaration	i file
	mult8.bsf	Quartus II symbol file	
	mult8_inst.vhd	Instantiation template file	
Resource Usage			
1 dsp_9bit		Cancel < B	ack Next > Einish

回路図作成に必須なファイル

- ・<ファンクション名>.vhd(*.v、*.tdf) ファンクション本体
- ・<ファンクション名>.bsf 回路図で使用するためのブロック・シンボル・ファイル



Finish ボタンをクリック後、以下のメッセージ・ボックスが表示されます。作成したメガファンクション を現在のプロジェクトにデザイン・エントリする場合は "Yes"を選択してください。

🐇 Quartus II IP Files 🛛 🔀
When you create an Altera IP variation, a Quartus II IP File is generated. Quartus II IP Files are used to represent the Altera IP in your design. Do you want to add the Quartus II IP File to the project?
Automatically add Quartus II IP Files to all projects
(Note: Turning on this option permanently suppresses this dialog box. You can change this setting in the Options dialog box)
Yes No Help

以上で、LPM / メガファンクションが作成できました。

⑤ ワーキング・シート上で Symbol ダイアログ・ボックスを起動し、先ほど作成した LPM / メガファンク ションのシンボルを選択します。

Libraries リスト内の Project ディレクトリから、作成したファンクション名を選択する、または Name 欄にファンクション名を直接入力します。その後 OK ボタンをクリックします。



⑥ ポインタ先に半透明のシンボルが付きます。ワーキング・シート上の配置したい位置までマウスを移動させ、決定したところで"左クリック"で配置場所を確定します。



👗 ALTIMA

◆ シンボルの移動・コピー・削除の方法

ワーキング・シート上のシンボルの位置を操作するには、マウス操作およびキーボード短縮操作(Ctrl キー +)で行います。

・<u>シンボルを移動する場合</u>

対象のシンボルをマウスで選択して、マウスの左ボタンにてドラッグ & ドロップします。

・シンボルをコピーする場合

対象のシンボルをマウスで選択して、Ctrl キーを押しながらドラッグ & ドロップします。

またはシンボルを選択し、マウスで右クリック ⇒ Copy を選択、配置したい箇所で右クリック ⇒ Paste を選択します。

・シンボルを削除する場合

対象のシンボルをマウスで選択して、Delete キーを押します。

ある領域内のシンボルを一度に移動、コピー、削除をする場合は、マウスでワーキング・シート上の領域を選択(マウスの左ボタンをクリックして、ドラッグ & ドロップ)後、上記と同様の操作を 行ってください。

・<u>Undo Move/Redo Move コマンド</u>

現在の状態から前(後)の状態に戻る(進む)ことが可能です。

🔽 / 🕶 ボタンをクリックする、または (Ctrl+Z キー / Ctrl+Y キー) で操作します。

2-2-2. 信号の接続(配線)方法

シンボル間を接続します。方法は 2 種類(下記 A、B)あります。

A : シンボルの接続部分にマウスのカーソルを持っていき、カーソルが "+" に変わったところで、ドラッ グ & ドロップで目的地まで配線する方法



- B : シンボルどうしを密着させ、配線を行う方法
 - ① シンボルどうしの接続点を密着させるように配置します。
 - ② その後、どちらか一方のシンボルを移動させると、配線された状態でシンボルを移動させることができます。このとき、ワーキング・シートの側面にあるツール・バーの [●]↓ ボタン (Rubberbanding ボタン)を ON にしておく必要があります。





2bit 以上の信号(バス・ライン)は、配線を太線で表します。

① 太線にしたい配線をマウスの左ボタンでクリックし選択します。

② 右クリックし、プルダウン・リストより "Bus Line"を選択します。



2-2-3. ピン名、ノード名の登録方法

ピンや配線(ノード)に名前を付けます。

◆ ピン名の付け方

①名前を付けるピンのシンボルをダブルクリックします。

 ②General タブ (Pin Properties ダイアログ・ボックス) において、Pin name(s) 欄に名前 (任意) をタイ プ入力します。

③OK ボタンをクリックし、ピン名を登録します。

pin_name				data	,	
	🕆 Pin Propertie	s				
	General Form To create multipl	e pins, enter a name in AHDL bus n	notation			
	Pin name(s):	data				
	Default value:	VCC			V	

◆ ノード名の付け方

①名前を付ける配線をマウスの左ボタンでクリックし選択します。

②右クリックし (配線はハイライトした状態で)、プルダウン・リストより Properties を選択します。

③General タブ (Node Properties ダイアログ・ボックス) において、Name 欄に名前 (任意) をタイプ入 カします。

④OK ボタンをクリックし、ノード名を登録します。





このように、配線に名前を付けた場合、直接配線をしなくてもノード名だけで配線情報を与えることが可能 となります。少し複雑に配線が入り組んでしまう場合には、この方法で接続情報を与えておくと回路図がす っきり見やすくなります。

【補足②:ピンのバス表現】

ー本のピン・シンボルでバス・ピン(多ビットのピン)を表現することも可能です。

例えば、8 本のバスの場合は、"add[7..0]" という形式で名前を付けます。(バス・ラインにノード名を付ける場合も同様の形 式です。)

add[70]	 - INPUT

※ 回路図においてユーザが任意でシンボルの名称を付ける場合、大文字 / 小文字は区別されません。

2-2-4. その他

◆ プリミティブ・シンボルのバス接続

DFF (D 型フリップフロップ) や AND ゲートなどのプリミティブ・シンボルは、1 つのシンボルでもバス・ラインに接続することができ、ビット分のシンボルを記述したことと同時に処理されます。





👗 ALTIMA

◆ ポートの初期値

フリップフロップのクロック、データ以外の入力ポート(プリセット、クリア、クロック・イネーブル)を使用 しない場合、各ポートの初期値が VCC であるため未接続のままでも問題ありません。

また、下位階層デザインの入力ポートにおいて、上位階層では何も入力しなかった(接続しなかった) 場合の初期値を設定することが可能です。下図のように、下位階層デザインの入力ピンの接続部分下側 に、信号レベルが表示されています(デフォルト VCC)。初期値を GND に変更する場合には、その部 分をダブルクリックし、プルダウン・リストから GND を選択してください。



※ なお、最上位階層デザインに設けた入力ピンはデバイス外部で実際に使用の有無に関係なく、Quartus II のコンパイ ラによりデバイスのピンに配置されます。そのため回路動作上使用しない場合でも、基板上でその入力ピンに必ず信 号を供給する必要があります。

◆ ガイドライン設定と表示方法

ワーキング・シートに、好みの間隔でガイドラインを表示させることができ、シンボルの位置を決める場合の目安となります。



① Tools $\forall = = = \Rightarrow$ Options \Rightarrow Block/Symbol Editor (Category) $e \neq = 0$

② Show guidelines の Guideline spacing に好みの間隔を指定します。

🐇 Options		\mathbf{X}
Category:		
 General EDA Tool Options Fonts Internet Connectivity Libraries License Setup Preferred Text Editor Processing Tooltip Settings Messages Suppression Colors Block/Symbol Editor Colors Fonts 	Block/Symbol Editor Font changes will not affect existing objects. It will only take effect when adding new objects. Show guidelines Guideline spacing: 1<1 Snap to grid (applies only to Symbol Editor) Use rubberbanding Use rubberbanding Use partial line selection Double-click to show property sheet Show garameter assignments Show lock I/O tables Show location assignments Show I/O standard and reserve pin assignments Show page breaks Include a border when printing	

くその他 オプション>

ALTIM/

• <u>Snap to grid</u> [applies only to Symbol Editor]

オブジェクトをシンボル内に正確に位置づけることができ、グリッドが ON になっているときに は、グリッド・ラインが磁石のように働いて、入力、移動、またはサイズ変更されたオブジェクト がグリッド・ラインに引き寄せられます。[Snap to grid] は Symbol Editor にしか適用されませ ん。

• Use rubberbanding

信号の接続性を維持したままオブジェクトを移動することができます。ツール・バーの ボボタンでも簡単に設定できます。

<u>Use partial line selection</u>

信号のライン上を部分的に選択することができます。ツール・バーの 📲 ボタンでも簡単に設 定できます。

Double-click to show property sheet

シンボルのプロパティをダブルクリックで表示させます。

<u>Show parameter assignments</u>

ブロック・デザイン・ファイル (.bdf) 内のパラメータ化ファンクションのパラメータ割り当てを表示 / 非表示にします。

<u>Show block I/O tables</u>

BDF 内のブロックの I/O テーブルを表示 / 非表示にします。

<u>Show mapper tables</u>

BDF 内のマッパー・テーブルを表示 / 非表示にします。

<u>Show location assignments</u>

BDF 内のピンの配置番号やロジックの配置場所を表示 / 非表示にします。

• <u>Show connection rectangle</u>

シンボルに対して接続可能な位置を四角で表示します。

<u>Show page breaks</u>

回路図シート内に、ページとページ番号が表示します。

• Include a border when printing

印刷する際に縁を付けるかを決めます。



2-3. デザインの保存

作成したデザインに名前(任意)を付けて保存します。ファイルの拡張子は(.bdf)です。 File メニュー \Rightarrow Save As または 🖬 ボタン

Save As
Look in: 🔁 C:\altera\10.0\quartus\qdesigns\fir_filter 🛛 🕑 📀 📀 🧭 📁 🔳
Wy Computer db
ファイルを保存すると同時に、現在のプロジェクトに、コンパイル対象デザイン・ファイルとして登録することが可能です。
File <u>n</u> ame: top.bdf <u>S</u> ave
Save as type: Block Diagram/Schematic Files (*.bdf)
Add file to current project



3. ブロック・シンボルの生成方法

作成した回路を上位階層の回路図で使用するために、シンボル・ファイルを作成します。

①シンボル化させたい回路図を開きます。

Tasks		- ⁻ X					
Flow: Full Design	Tasks ウィンド	<mark>י ה</mark>			Fil	le メニュー	-
······				<u>F</u> ile <u>E</u> dit	⊻iew	Project	Assignme
Task	ゲゴルクロック	7-11	L 7 7 7	D New			Ctrl+N
🖶 🔄 Start Project	\$ 7109999		または	📂 Open			Ctrl+O
Create New Design File				⊆lose			Ctrl+F4
Add/Remove Files in Project		_				/	
MegaWizard Plug-In Manage	🦉 🦉 🖑 Open File	•					
SOPE builder (system generation	Look in:	🚞 C:\alt	era\10.0\quartus\qde	esigns\fir_filter	~	000	🥬 📰 🗏
	SI My Con	nputer	db greybox_tmp t acc.v accum.v filtref.bdf t hvalues.v mult.v d	mult8.cmp mult8.vhd mult8.inst.vhd mult10.cmp mult10.vhd state_m.v taps.v			
	File <u>n</u> ame:						Open
	Files of type:	Design File	es (*.tdf *.vhd *.vhd	l *.v *.vlg *.verilog *.sv *	.vqm *.edf *	*.edif *.edn 🚩	Cancel
	Open <u>a</u> s:	Auto				*	
	l	Add file	e to current <u>p</u> roject				

② File メニュー \Rightarrow Create/_Update \Rightarrow Create Symbol Files for Current File を実行します。



Create Symbol File ダイアログ・ボックスが表示され、保存フォルダを指定し、保存ボタンをクリックします。 ファイル名はデフォルトで表示されたまま(< シンボル化したい BDF ファイル名 >.bsf)にしてください。

"Created Symbol File / 保存パス / シンボル名 .bsf"のメッセージが確認できたら、作成完了です。



シンボル化した回路の上位階層において、作成したブロック・シンボルを使用する場合は、通常のシン ボルを呼び出す手法でワーキング・シート内に呼び出します。

- ③ ワーキング・シート (BDF ファイル) 上の空間において、マウスをダブルクリックします。(または ボタンをクリック)
- ④ Symbol ダイアログ・ボックスの Libraries リストから、Project ディレクトリを展開し、入力したいブロッ ク・シンボルを選択します。



【補足③ : HDL 記述のブロック・シンボル化】

このブロック・シンボルを生成する機能は、回路図だけでなく、HDL 記述したデザイン・ファイルも適応できます。(その場合には、 Create Symbol Files for Current File を実行したときの完了メッセージが若干異なります。"Create Symbol File was successful") これ により、HDL 記述したデザイン・ファイルも上位階層の回路図でブロック・シンボルとして取り扱うことが可能です。

EISENA

4. <u>回路図を HDL へ変換する方法</u>

ALTIM/

ユーザが作成した回路図のデザイン・ファイルを、HDL(VHDL、Verilog HDL)に変換することができま す。ただし、表示されている回路図に対してのみ実行されます。下位階層の回路図を変換させるには、その 都度変換したい回路図を表示させて変換を実行してください。

① HDL 化したい回路図を開きます。(第 3 項①と同様)

② File メニュー \Rightarrow Create/_Update \Rightarrow Create HDL Design File for Current File を選択します。

③ HDL 言語のタイプ (VHDL または Verilog HDL) を選択し、OK ボタンをクリックします。

④ "Create VHDL (Verilog HDL) File was successful"のメッセージが確認できたら、作成完了です。



【補足④ : デザイン・ファイルの管理】

Create HDL Design File for Current File によって HDL ファイルを作成した場合、作業フォルダ内にフォーマットの異なる同 ー名のデザインが共存することになり、コンパイル・エラーの要因になりかねません。そのため、不要になった回路図ファイル は、削除(または他のフォルダに移行)するなどして、デザイン・ファイルの管理に注意してください。



filtref.vhd

19	LIBRARY ieee;
20	USE ieee.std_logic_1164.all;
21	
22	LIBRARY work;
23	
24	ENTITY filtref IS
25	PORT
26	
27	clkx2 : IN STD_LOGIC;
28	clk : IN STD_LOGIC;
29	reset : IN STD_LOGIC;
30	newt : IN STD_LOGIC;
31	<pre>d : IN STD_LOGIC_VECTOR(7 DOWNTO 0);</pre>
32	yvalid : OUT STD_LOGIC;
33	follow : OUT STD_LOGIC;
34	yn_out : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
35	-);
36	END filtref;
37	L
38	ARCHITECTURE bdf type OF filtref IS
39	_
40	COMPONENT taps

EISENA

5. トップ・ダウン方式の回路図作成方法

Quartus II の回路図エディタでは、ボトム・アップ方式だけでなく、上位階層から作成していくトップ・ダウン 方式で設計をすることも可能です。トップ・ダウン方式の設計には、"ブロック・ダイアグラム"という入力手法 で回路設計を行います。

なお、下位階層の回路図設計においては、前項 "2. 基本操作方法" を参考に通常の回路図入力を行っ てください。

【補足⑤ : プロジェクトの作成の推奨】

プロジェクトを作成していなくても、回路図を作成することは可能ですが、あらかじめプロジェクトを作成後に回路図を作成す ることをお勧めします。

プロジェクトの作成方法に関しては、本資料をご入手になった技術情報サイトにて下記資料をご参考ください。

資料タイトル『Quartus II はじめてガイド – プロジェクトの作成方法』

5-1. 新規ファイル作成

ALTIMA

回路図用ワーキング・シート(*.bdf)を使用します。

- ① File メニュー ⇒ New、または □ ボタンをクリックします。もしくは Tasks ウィンドウの Create Design ディレクトリを展開し、Create New Design File をダブルクリックすることでも可能です。
- ② New ダイアログ・ボックス内より "Block Diagram/Schematic File" を選択し、OK ボタンをクリックしま す。ワーキング・シートが表示されます。



5-2. デザイン入力

ALTIMA

ワーキング・シート (BDF ファイル)を開くと、シート左側 (デフォルト位置) にツール・バーが表示され ます。これらの操作ボタンを用途に合わせて使用しながら、回路図を作成します。詳細は、本紙 5 ページ "2-2. デザイン入力"をご参考ください。

5-2-1. ブロック・ダイアグラム・シンボルの入力

ここでは、ブロック・ダイアグラム・シンボルの入力方法をご紹介します。シンボル(プリミティブ・シンボ ル、LPM / メガファンクション)の入力方法は、本紙 5 ページ "2-2. デザイン入力" をご覧ください。

 ツール・バーの 二 ボタンをクリックし、ワーキング・シート (BDF ファイル) 上にてドラッグ & ドロップ します。



- ポインタに戻します。表示されたブロックをダブルクリックし、Block Properties ダイアログ・ボックスを起動します。または、右クリックのプルダウン・メニューより Properties を選択しても可能です。
 - ※ ダブルクリックで実行する際は、Double-click to show property オプションを有効にしておいてください。(14 ページ 2-2-4 項の "その他 オプション" をご参考ください)

Tools $\neq = = = = = Options \Rightarrow Block/Symbol Editor (Category) : Double-click to show property = ON$

- ③ General タブにおいて、シンボル名(任意)を登録します。(インスタンス名を登録することも可能です。)
- ④ I/Os タブにおいて、ポート名およびポートの属性(入力、出力、双方向)を登録します。

🔀 Block Properties	
General I/Os Parameter Format	
Name: block_name	ブロック名
Instance name: inst7	インスタンス名
Block Properties Gener I/Os Prameter Format Name Type ピン名(任意)を入力 1 ck MRPUT 2 d[70] INPUT 3 reset INPUT 4 q[70] INPUT 5 <new> UTPUT BIDIR</new>	block_name <mark> 1/0 Type</mark> clk INPUT d[70] INPUT reset INPUT inst7 登録された内容がブロック・シンボル に表示されます。



【補足⑥:ポート名の整理】

ブロック・シンボルを選択し、右クリック ⇒ プルダウン・メニューより "Auto Fit" を選択します。登録されたポート名が全て 表示され、ブロック・シンボルの見た目がきれいになります。



5-2-2. I/O の接続(配線)(ワイヤ・ライン / バス・ライン)

ブロック・ダイアグラム・シンボル間の I/O ポートを接続するには、ワーキング・シート左端のツール・バーにあるコンジット・ノードタイプ い、を活用して接続します。このコンジット・ノードには、複数の信号を登録することができます。そのため、本来はブロック間を何本も配線しなければならないところを少ない本数で処理でき、回路図をスマートに仕上げることができます。

【基本ルール】

2 ブロックの I/O の名前が同じであり、属性に関してつじつまが合えば自動的に 1 配線で信号は接続されます。

例えば、下図の場合、state_m の first (出力) と taps の first (入力) は接続されたことになります。 同様に、state_m の sel[1..0] と taps の sel[1..0] も接続されています。

コンジット・ノードの接続情報を確認するときは、コンジット・ノードをダブルクリックし、Conduit Properties ダイアログ・ボックスを表示させます。Signal タブで接続を確認できます。



5-2-3. 名前の異なる I/O の接続 — マッパー・プロパティ (Mapper properties)

ブロック・ダイアグラム・シンボル間をコンジット・ノードタイプで接続するときに、2 ブロックの I/O の名 前が異なる場合は、以下の手順でノードに情報を登録します。

① 登録をするコンジット・ノードをダブルクリック、または右クリックのプルダウン・メニューより Properties を 選択し、Conduit Properties ダイアログ・ボックスを表示します。



② Signal タブにおいて、コンジット・ノードに信号線の情報を登録します。

ています。また、counter の ena (出力) と ena_counter の ena (入力) は、信号名が同一であり、信号 の属性もつじつまが合うため、必然的にこのコンジット・ノードの情報として自動的に登録されます。つまり、 このコンジット・ノードには 3 つの信号線の情報があることになります。

- ③ マッパーをダブルクリック、または右クリックのプルダウン・メニューより Mapper Properties を選択し、 Mapper Properties ダイアログ・ボックスを表示します。
- ④ Mappings タブにおいて、I/O ポートと上記②で登録した信号線を関連付けます。



ELSENA

⑤ 同様に各ブロックのマッパー・プロパティの登録を完了させます。

下図のようにシンプルな配線で複数の接続情報を与えることができます。



・ clkpll の出力 c0 は、"ena_counter の clk" と "counter の clk" に入力(接続) されています。
・ clkpll の出力 locked は、"ena_counter の clr"に入力(接続) されています。

5-3. デザインの保存

ALTIMA

作成した回路図ファイルに名前(任意)を付けて保存します。ファイルの拡張子は(.bdf)です。 File メニュー ⇒ Save As を選択し、保存します。

5-4. 下位階層デザインの作成

ブロック・ダイアグラムで作成したシンボルにおいて、シンボルに登録した情報から下位のデザイン・ファイ ルのテンプレートを生成することができます。生成可能な入力フォーマットは、AHDL(.tdf)、回路図(.bdf)、 VHDL(.vhd)、Verilog HDL(.v)の4 タイプです。

 ブロック・ダイアグラム・シンボルを選択し、右クリックのプルダウン・メニューより "Create Design File from Selected Block"を選択します。





② 下位階層デザインのフォーマットの選択ダイアログ・ボックスが表示されます。該当するファイル・タイプ を選択してください。このとき、File name はデフォルト(指定したブロック・ダイアグラム・シンボル名) のままにしてください。拡張子は File type で選択したタイプのものが自動的に付きます。

	🔀 Create Design File from Selected Block	\mathbf{X}	
	File type		
	○ A <u>H</u> DL		
	O Verilog		
	⊙ Schematic		
	Add the new design file to the current project		
	Eile name: C:/altera/10.0/quartus/qdesigns/fir_filter/hvalues.bdf		
	OK Cancel Help	כ	
% (Quartus II		
G	Created design file C:/altera/10.0/quartus/qdesigns/fir_filter/hvalues.bdf		
	ОК		

"Create design file <ファイル名>"のメッセージが確認できたら、作成完了です。ダイアログ・ボックスの OK ボタンをクリックすると、自動的に下位階層のデザイン・ファイルが開きます。

③ 下位階層ファイルは、上位のシンボル・ブロックの I/O 定義のみの記述で生成されます。以下は File type で Schematic を選択したときの例です。

下位階層デザインを完成させます。

	hvalues I/O Type sel[10] INPUT h[20] OUTPUT inst2			
	Į			
sel[10]	VCC	h[20]		
1				
	ブロック・ダイアグラム・ファイルの I/O ピン情 報を基に、下位デザインが生成。			



弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。 本資料は非売品です。許可無く転売することや無断複製することを禁じます。 本資料は予告なく変更することがあります。 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。 株式会社アルティマ: 〒222-8563 横浜市港北区新横浜 1-5-5 マクニカ第二ビル TEL: 045-476-2155 HP: http://www.altima.co.jp

株式芸社エルセデ : 〒163-0928 東京都新伯区四新佰 2-3-1 新佰モンリス 28F IEL: 03-3343-6200 HP: <u>http://www.elsena.co.jp</u> 技術情報サイト ETS : <u>https://www.elsena.co.jp/elspear/members/index.cfm</u>

4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。

5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる場合は、英語版の資料もあわせてご利用ください。

免責、及び、ご利用上の注意