

## Lattice iCE Family Designing Tool "iCEcube2" Startup Manual

### Sep-2013 Tecstar Company



### Section 1: iCEcube2によるデザイン設計フロー



Xxxxxx\_revxx.ppt Page 2

## ICEcube2の起動 新規プロジェクトの作成

■スタートメニューより、プログラム > SiliconBlue iCEcube2 > iCEcube2 を起動します。 新規プロジェクトを作成するには、File > New Project を選択するか、Create a new Projectアイコンをクリックします。





# TecStar 新規プロジェクトの作成

| Vew Project ? 🔀  | 任意のプロジェクト名を直接入力します。   |
|--|---|
| Project         Project Name:       test_design         Project Directory:       C:¥Projects¥SiliconBlue¥test_01         Device  | 任意のプロジェクト保存先フォルダを直接入力または<br>右のブラウズアイコンからフォルダを指定します。<br>※新規プロジェクトを作成する場合はプロジェクト毎に<br>新規プロジェクトフォルダを作成し、そのフォルダを<br>保存先に指定することを推奨します。<br>※プロジェクト名、プロジェクトフォルダは半角英数のみを<br>使用し、日本語やスペースは使用しないで下さい。 |
| Operating Condition         Ambient Temperature (in degrees Celsius)         Range:       Best:         Typical:       Worst:         Commercial       0         Core Voltage(V)         Voltage Tolerance Range:       Best:       Typical:   | プルダウンメニューから設計するデバイスファミリー、<br>デバイス型番、パッケージを選択します。<br>温度条件を選択します。   |
| +/-5%/datasheet defaul 1.26 1.2 1.14<br>IOBank Voltage(V)<br>topBank 3.3 v bottomBank 2.5 v<br>leftBank 3.3 v rightBank 2.5 v  | <ul> <li>コア電圧マージンを選択します。±5%を選択して下さい。</li> <li>各I/Oバンクの電源電圧を指定します。各I/Oバンクで使用<br/>するスタンダードに合わせて設定して下さい。</li> </ul>  |
| Perform timing analysis based on     OBest     OTypical     OWorst      Start From Synthesis     Start From BackEnd  | タイミング解析時にデバイススペックとしてBest, Typical,<br>Worstのいずれのパラメータを算出するかを指定します。<br>タイミング解析時に別途設定できます。  |
| ■ IP Generation<br>■ IP Generation | 論理合成する段階から設計開始します。通常はこれを選択します。<br>れたネットリストを用いて設計開始します。<br>する際に選択します。  |



#### ■ソースや制約ファイルが用意されている場合は、次のウィンドウでインポートすることができます。 プロジェクト作成後にインポートすることも可能です。

| 🤍 Add Files   | ②クリックして右のウィンドウ<br>にくいポート |
|---|--------------------------|
| Look in: C:/Projects/SiliconBlue/test_01  |                          |
| My Computer   Desktop   Home  |                          |
| File name: ③インポート完了後ク   |                          |
| Files of type: All Files(*)   |                          |
| Back <u>Finish</u> <u>Cancel</u>  |                          |
| ▲<br>①Verilog, VHDL, EDIF, SDCファイル等を選択します。<br>(本資料ではプロジェクト作成後にVerilogファイルをインポートし) | ます。)                     |

以上新規プロジェクトが作成され、iCEcube2のメインウィンドウが表示されます。





■既存のプロジェクトをオープンする場合は、File > Open Project より既存のプロジェクトファイル(\_sbt.project)を 選択します。Open an existing projectアイコンからでもオープンすることができます。





Xxxxxx\_revxx.ppt Page 6

# TecStar iCEcube2メインウィンドウ



Xxxxxx\_revxx.ppt Page 7



#### ■iCEcube2上では新規デザインソースの設計はできません。予めソースファイルを作成し、インポートする 必要があります。





### TecStar 論理合成の実行

■ソースファイルがインポートされるとRun Synplify Pro Synthesisが実行可能になります。Run Synplify Pro Synthesisを 実行すると、バックグラウンドでSynplify Proが起動し、論理合成を実行します。

| © Lattice iCEcube2 : test_top - [Output]  |   |
|---|---|
| 🗊 Eile <u>V</u> iew <u>T</u> ool <u>W</u> indow <u>H</u> elp  |   |
| 🗋 🥔 📰 📰 🖉 🚺   |   |
| Project Name: iCE40_data_branch 🛛 🗗 🗙   | Output  |
| Project Cu  | urrent Implementation iCE40_data_branch_Implmnt its sbt path: C:/Projects/0 |
| Run Synplify Pro Synthesisを<br>実行して論理合成。  |   |
| <ul> <li>Id Synthesis Files</li> <li>Design Files</li> <li>test_top.v</li> <li>Constraint Files</li> <li>Reports</li> <li>Reports</li> <li>P8R Flow</li> <li>Select Implementation(iCE40</li> <li>Add P8R Files</li> <li>Run P8R</li> <li>Import P8R Input Files</li> <li>Run Placer</li> <li>Run Router</li> <li>Generate Bitmap</li> <li>Output Files</li> <li>Reports</li> <li>Bitmap</li> <li>Simulation Netlist</li> </ul> |   |





■Synplify Proを単体起動して論理合成を行うと、Synplify Pro上のツールを用いて作成したデザインの確認が行えます。 (※このフローは確認が必要な場合のみ行います。必ず実施する必要はありません。)







#### ■論理合成後、Design Hierarchyタブにてデザインの階層構造が確認できます。

| Synplify Pro E-2011.03S-SP1  | 1 - [C:/Projects/SiliconBlue/test_03/test_design/test_design_syn.prj]   |      |
|--|---|------|
| 🤔 👘 Eile Edit Yiew Project Imp   | ort <u>R</u> un A <u>n</u> alysis HDL- <u>A</u> nalyst <u>O</u> ptions <u>Wi</u> ndow We <u>b</u> <u>H</u> elp  | 18 × |
| 没 🔮 🗐 🗐 💋  | « D D Q Q Q Q Q Q Q 1 d b k   |      |
|  | A 3 3   |      |
| ØRun   | Synplify Pro®<br>Done: 0 errors, 1 warning, 15 notes<br>Done: 0 errors, 1 warning, 15 notes<br>確認できます   | vNet |
| 没 Open Project   | Project Files Design Hierarchy  |      |
| 没 Close Project  | Itest_design_syn : test_design_implimit     C#Projects#SiliconBlue#test_U3#test_design#test_design_implimit       Instance (DesignBlock Name)     View  | int  |
| Add File  Change File  Add Implementation  Add P&R Implementation  View Log  Frequency(MHz):  Auto Constrain | Instanto       Instanto       Instanto       Instanto       Instanto       Instanto         Image: Strate (construction)       Instanto       Instanto       Instanto       Instanto       Instanto         Image: Strate (construction)       Instanto       Instanto       Instanto       Instanto       Instanto       Instanto         Image: Strate (construction)       Instanto       In |      |
| 🔔 test_design_syn.prj  |   |      |





■論理合成後、Synplify Pro上のRTL Viewを実行すると論理展開されたブロック図が確認でき、 Technology Viewを実行するとより詳細な内部構成図が確認できます。



**RTL View** 

**Technology View** 



Xxxxxx\_revxx.ppt Page 12



■論理合成が完了すると、生成されたネットリスト(.edf) が自動でプロジェクトに追加されています。 この状態でRun Allを実行し、コンパイルを行います。





### CStar Timing Constraints Editorによるタイミング制約設定

■iCEcube2からTiming Constraints Editorを起動します。P&R FlowでImport P&R Input Filesまで実行すると、 Timing Constraints Editorが起動できるようになります。

| Lattice iCEcube2 : top - [Output]           | )Timi | ng Constra | aints Editorを | ·起動。 |            |              |        |
|---|-------|------------|---------------|------|------------|--------------|--------|
| 📄 Eile <u>V</u> iew Tool Window Help        |       |            |               |      |            |              |        |
| 🗋 🖉 🐻 🔐 😘 🔇                                 |       |            |               |      |            |              |        |
| Project Name: iCE48_timing_constraint 🛛 🗗 🗙 |       |            | Output        |      |            | untitled     | ).sdc  |
| - Proiect                                   |       | Enabled    | Source        | Name | Period(ns) | Waveform(ns) | 1      |
| ①Import P&R input Filesまで実行。                | 1     | 1          |               |      |            |              |        |
| Close Project                               |       | -          |               |      |            |              |        |
| Synthesis Tool                              |       |            |               |      |            |              |        |
| B Design Files                              |       |            |               |      | (3)制       | 削約設定タブカ      | が開きます。 |
| Constraint Files                            |       |            |               |      |            |              |        |
| Launch Synthesis Tool                       |       |            |               |      |            |              |        |
| B∼P&R Flow                                  |       |            |               |      |            |              |        |
| - iCt40 timing constraint test.edf          |       |            |               |      |            |              |        |
| iCB40_timing_constraint_test.scf            |       |            |               |      |            |              |        |
| 🕀 Add P&R Files                             |       |            |               |      |            |              |        |
| Run All                                     |       |            |               |      |            |              |        |
| Run Piacer                                  |       |            |               |      |            |              |        |
| - 🜔 Run Router                              |       |            |               |      |            |              |        |
| Generate Bitmap                             |       |            |               |      |            |              |        |
|   |       |            |               |      |            |              |        |
| Bitmap                                      |       |            |               |      |            |              |        |
| Simulation Netlist                          |       |            |               |      |            |              |        |





■Clockタブにてクロック信号を設定します。ここで設定された信号がクロックとして認識され、Input DelayやOutput Delay 制約でクロック信号として設定できるようになります。また、ここで設定しなかったクロックは、Setup/Holdタイミング 解析時にもクロック信号として認識されずに、誤ったクロック信号での解析がされるケースがありますので、デザイン上の クロック信号は必ずここで設定しておくことを推奨します。

また、最大動作周波数(Fmax)の設定もClocksタブにて同時に行います。





### ICCStal Setup Time (Input Delay)制約の設定

■Setup Time制約はInput Delayタブで設定します。Input Delayとは下図のように入力データのクロックに対する遅延量の 設定で、前段デバイスのClock to Output Timeに相当します。iCEcube2ではこの値から以下のようにSetup Timeを 計算して制約に用います。



### Clock to Output Time (Output Delay)制約の設定

■Clock to Output Time制約はOutput Delayタブで設定します。Output Delayとは下図のように出力データを ラッチするクロックエッジのデータに対する遅延の設定で、後段デバイスのSetup Timeに相当します。 iCEcube2ではこの値から以下のようにClock to Output Timeを計算して制約に用います。



ompan

# **TecStar** Max Delay制約の設定

■Max Delay制約はMax-delayタブで設定します。Max Delay制約はあるピンから入力されたデータが別のピンから出力される までの遅延制約になります。





# **Iecstar** Timing Constraints Editorの再起動





ecstal Pin Constraint Editorによるピンアサイメント

### ■Pin Constraints Editorでピンアサイメントを行うことができます。

| ①Pin Constraints Editor<br>を起動。           |             | 【重要】                                      |                        | (2)          | ピン番        | <br>号、IOスタンダ | ード、     |       |
|---|-------------|---|------------------------|--------------|------------|--------------|---------|-------|
| SiliconBlue CEcube2 : top - IPin Constr.  | aints Edite |   | を入れて下                  | Pu           |            | 、を設定します。     | 。       |       |
| File Edit View Tool Window Help           |             | 🎽 さい。チェックを入れてし                            | いないと                   |              |            | 7            |         | _ a × |
| 0 🖉 🗄 🖬 🖬 🖓 🖸                             |             | Saveを行ってもRun Allを<br>と設定が消えてしまいます         | 実行する<br><sup>-</sup> 。 |              |            |              |         |       |
| Project Name: test_design 🗗 🗶             |             | Output top_s                              | bt.rpt                 | Pin Con      | straints 🛃 | ditor        |         |       |
| Project                                   | Locked      | Object List                               | Туре 🔶                 | Pin Location | Bank       | IO Standard  | Pull Up | Loa 🔼 |
| Onen Project                              | L 🔽         | clk25m                                    | Input                  | D3           | Left       | SB_LVCMOS    | Yes     |       |
| Close Project                             |             |   |                        |              |            | -            |         | _     |
| Synthesis Tool                            | 2 🗹         |   | Input                  | E3           | Lert       | SB_LVCMOS    | Yes     |       |
| ian Add Synthesis Files                   | 3 🔽         | din1                                      | Input                  | G1           | Left       | SB_LVCMOS    | Yes     |       |
|   | ŧ 🔽         | din2                                      | Input                  | E4           | Left       | SB_LVCMOS    | Yes     |       |
| sreg.v                                    | 5 🗹         | en1                                       | Input                  | C2           | Left       | SB_LVCMOS    | Yes     |       |
| test_design_syn.sdc                       | 5 🔽         | en2                                       | Input                  | E1           | Left       | SB_LVCMOS    | Yes     |       |
| P&R Flow ;                                | 7 🔽         | reset                                     | Input                  | E2           | Left       | SB_LVCMOS    | Yes     |       |
| Select Implementation(test                | 3 🔽         | dout1[0]                                  | Output                 | B2           | Left       | SB_LVCMOS    | Yes     | _     |
| G-Add P&R Files                           | •           | dout1[1]                                  | Output                 | C1           | Left       | SB_LVCMOS    | Yes     |       |
| ···· Design Files<br>···· IP Design Files | 10 🗹        | dout1[2]                                  | Output                 | B1           | Left       | SB_LVCMOS    | Yes     |       |
| ⊡ Constraint Files                        | 11 🗹        | dout1[3]                                  | Output                 | сз           | Left       | SB_LVCMOS    | Yes     |       |
| Run All<br>✓ Import P& EditorをSaveす       | るとメ         |   | Output                 | D2           | Left       | SB_LVCMOS    | Yes     |       |
| ✓ Run Placer<br>Kun Route イルがプロジェ         | クトに         | らして、1000000000000000000000000000000000000 | Output                 | F3           | Left       | SB_LVCMOS    | Yes     |       |
| 後に再度Run All                               | を実施         | して下さい。                                    | 1                      |              |            |              |         |       |
| 再編集はPin Col<br>  実施できます。                  | nstraint    | s Editorを再起動すれば  <br>                     |                        |              |            |              |         |       |



Package Viewによるピンアサイメント

#### ■Package ViewでGUIにてピンアサイメントを行うことができます。







#### ■タイミング制約に対して、コンパイル後の結果がどのようになっているかレポートファイル(.rpt)またはTiming Analyzer にて確認が行えます。ここではTiming Analyzerによる確認方法を説明します。

| Timing Analyzer   | を起動。      |              |                  |             |                   |                 |             |                          |
|---|-----------|--------------|------------------|-------------|-------------------|-----------------|-------------|--------------------------|
| SiliconBlue iCEcubez : top - [11ming Analy  | zerj      |              |                  |             |                   |                 |             | 🛛 🔀                      |
|   |           |              |                  |             |                   | Timing          | Analyzer 5  | マブが開きます。                 |
| Project Name: test_design   |           | Output       |                  | top sbt.rpt |                   | Timing Analyzer |             |                          |
| Project     New Project     Open Project     Close Project     Synthesis Tool     Add Synthesis Files   | Clock Sum | mary Clock R | elationship Summ | ary Datas   | heet Analyze Path | 15              | Ti          | ning Corner) Generate    |
| Design Files  |           | Clock Name   | Worst Sla        | ck(ps)      | FMAX(MHZ) 🔺       | Target Fre      | quency(MHZ) | Failing Path #           |
| counter.v   | 1 dk25    | im           | 22752            | Ę           | 57.98             | 25              |             | 0                        |
| ⊂sreg.v<br>⊡-Constraint Files   | 2 dk50    | m            | 2752             | ę           | 57.98             | 50              |             | 0                        |
| Caunch Synthesis Tool     P&R Flow     Select Implementation(test_de     test_design.edf     test_design.scf     Add P&R Files     Design Files |           |              |                  |             |                   |                 |             |                          |
| IP Design Files   | Critical  | Path(1)      |                  |             |                   |                 | Save Sum    | nary Save <u>D</u> etail |
| top_pcf_sbt.pcf   | 9         | start Point  | End Point        | Slack 📤     | Delay             | Skew            | Launch Cloc | k Capture Clock          |
|   | 1 coun    | ter_inst1.co | dout2[0]         | 22752       | 5007              | -1877           | clk25m:R    | clk25m:R                 |
| ✓ Import Pak Input Files     ✓ Run Placer     ✓ Run Router     ✓ Generate Bitmap     Output Files       Top_timing.rpt                          |           |              |                  |             |                   |                 |             | ×                        |
|   |           |              |                  |             |                   |                 |             | Ln 1 Col 1               |



# lecStar 最大動作周波数(Fmax)の確認

■最大動作周波数の確認はClock Summaryにて行います。

| ①Clock Summaryを選択。  | ③詳細表示ボタンをクリックすると、<br>Detailウィンドウが展開し、ワースト<br>パスの詳細が確認できます。  |
|---|---|
| Clock Summary Ock Relationship Summary Datasheet Analyze Paths Timing Corner Generate timi  | Sort Customize Columns  |
| 1     dk25m     33085     144.61     25     0       2     dk50m     13131     145.57     50     0   | Start counter_instl.count_0_LC_1_2_0/icout<br>End counter_instl.count_31_LC_1_5_7/in3<br>Reference clk25m<br>Setup Constraint 40000(p)<br>Path Siack33085(n)  |
| ②制約設定されているクロックに対して、コンパイル<br>結果が表示されます。任意のクロックをクリックすると、<br>下にそのクロックドメイン内でのワーストパスが表示<br>されます。<br>Critical Path(1) Save Summary Save Detail  | Capture Clock Arrival Time(clk25m1R#2)       40000         + Capture Clock Source Latency       0         + Capture Clock Path Delay       1877         - Setup Time       -440         End-of-path required time (ps)       41436         Launch Clock Arrival Time(clk25m;F#1)       0         + Launch Clock Source Latency       0         + Launch Clock Fath Delay       1877         - Sort       + Launch Clock Fath Delay       1877 |
| Start Point       End Point       Slack *       Delay       Skew       Launch Clock       Capture Clock         1       counter_instl.co       counter_instl.co       33085       6111       0       clk25m:R       clk25m:R         ②上に表示されているリストのうち、クリックしたクロックドメイン内でのワーストパスが表示されます。 | + Clack To 0       364         Data Path       Clack Paths         But Spath       Clack Paths         Save Detail       Customize Columns         Pin Name       Model Nic         Att       Counter_inst: count_0_LC_1_2         LagoceH0   |

※Slack = データ遅延要求(Required Time) -実際のワーストデータ遅延(Arrival Time) この値がプラスであれば制約をミートしています。また値が大きい程、制約に対して タイミングマージンが多いことを意味します。



Xxxxxx\_revxx.ppt Page 23 ecstar 最大動作周波数(Fmax)の確認

#### ■Path Detailの見方は以下の通りです。



# lecstar 最大動作周波数(Fmax)の確認

■Output Delay制約がかかっており、最終段レジスタから出力ピンまでの遅延がワーストパスになる場合、 クロック周期からOutput Delay設定値を引いた遅延量が最大動作周波数制約となり、結果に反映されます。



例えば最大動作周波数周波数制約100MHzでOutput Delay制約 3nsの場合、100MHzクロックの周期10nsから次段デバイスの Setup Time 3nsを引いた7nsと最終段レジスタからピンまでの 遅延が評価されます。



最大動作周波数制約100MHz(10ns)で、Output Delay制約3ns をかけている場合、最終段レジスタからピンまでの遅延が 10-3=7ns以上発生すると次段デバイスの初段レジスタで データをラッチできないため、タイミング違反となります。



## Setup Time / Hold Timeの確認





**ECStar** Clock to Output Delay (Tco)の確認





### ecstar ピン間Max Delay / Min Delayの確認





## **Multi Cycle Pathの確認**

■Multi Cycle Pathの確認はAnalyze Pathesタブで該当パスをサーチして確認します。





# TecStar Multi Cycle Pathの確認

■Analyze Pathで該当パスをサーチする方法以外に、Clock Relationship Summaryにて制約設定を行った クロックドメインの項目を探し、Path Detailにて確認することもできます。





### ■消費電力の見積もりはPower Estimatorで行います。

| ①Power Estimatorを起動します。   |   |
|---|---|
| SiliconBlue iCEcube2 : top - [Ou put]<br>Elle View Tool Window Help<br>D D I Tool Window Help   |   |
| Project Name: test_design   | Output  St_03/test_design/t  t_design\test_design/t  st_03/test_design/t  st_03/test_design/t st_03/test_design/t  st_03/test_design/t  st_03/test_design/t |
| Image: Synthesis Tool         Image: Add P&R Files         Image: Add P&R Files <td>Dynamic Power Breakdown   Core Power(mW):   26.4142   IO Power(mW):   22.7404   Power Consumption Static Power(mW):   Static Power(mW):   0.161823   Dynamic Power(mW):   49.1546   Total Power(mW):   49.3164</td> | Dynamic Power Breakdown   Core Power(mW):   26.4142   IO Power(mW):   22.7404   Power Consumption Static Power(mW):   Static Power(mW):   0.161823   Dynamic Power(mW):   49.1546   Total Power(mW):   49.3164  |
| ②Core Voltage, IO Voltageを設定します。<br>Device Family<br>Device Package<br>Power Grade<br>③解析デバイス条件をTypical/Worstから<br>選択します。   | Worst Case  Temperature(° C): 50.00  calculate Close  ④ジャンクション温度(Tj)を設定します。   |



■動作クロック周波数と、内部ロジックセルのスイッチングレート、I/Oスイッチングレートを入力します。





### ■設定完了後、Calculateをクリックして消費電力見積もり結果を表示します。



### ICEcableを用いたデザインの書込み

### ■オンボードにコンフィグレーション用のSPIフラッシュを用意している場合、以下のフローで書込みを行います。



## Iecstar iCEcableを用いたデザインの書込み

■Image TypeでSingle Imageを選択している場合の操作は以下の通りです。





ecstar iCEcableを用いたデザインの書込み

#### ■Image TypeでMultiple Imageを選択している場合の操作は以下の通りです。

| Programmer  Programming Options Programming Hardware ICE Cable  | <ul> <li>ColdBoot/Warmboot Setup</li> <li>①Enable Cold Boot/CF エックを入れると、専用<br/>ピンからダイナミックにコンフィグデータを選択<br/>する設定になります。チェックを外した場合は<br/>下のボックスで0-3番目のどのデータでコンフィグ<br/>するかを選択します。</li> </ul>   |
|---|--|
| Programming Target         Internal Nonvolatile Configuration Memory (NVCM)         External SPI Serial Flash PROM         M25P80         Image         Image         Image         Image         Image         Image         Image         Image         Image         Multiple Images         Advanced         iceCable GUI         Execute Quit         QExecute をクリックすると         書き込みが実行されます。 | Image 0         Programming File and Address         Start Address:         Onfig. File:         Image 1         Programming File and Address         Start Address:         Onfig. File:         Vink40_demo_bitmap0hex         Programming File and Address         Start Address:         Olbbo0         Config. File:         Vink40_demo_bitmap         Q: Config Data を4つまで選択します(データは予め用意<br>しておく必要があります)。         Jong Config. File:         Vink40_demo_bitmap         Q: Config Data を4つまで選択します(データは予めの用意         UCTおく必要があります)。         Optic         Config. File:         Vink40_demo_bitmap         Q: Config Data を4つまで選択します(データはきまでありのデータ         Programming File and Address         Start Address:       021500         Config. File:       Vink40_demo_bitmap2hex         Intel MCS-86 hexadecimal         Image 3       Intel MCS-86 hexadecimal         Programming File and Address       Sart Address:         Start Address:       03100         Q: Raw Hexad       30Kをクリックし、設定を完了。 |
| Xxxxxx revxx ppt  |  |

SEMICONDUCTO



### Section 2: 専用モジュールの作成



Xxxxxx\_revxx.ppt Page 37



■RAMモジュール等の生成はSynplify PROにて行います。論理合成時の手順でSynplify PROを起動し、SYNCoreを 立ち上げて、作成したいモジュールを選択し、パラメータを設定して生成します。





#### ■PLLの生成は PLL Module Generatorにて行います。





| 🕫 PLL Module Generator   | $\overline{\mathbf{X}}$   |
|--|---|
| PLL Type<br>Select the number of global networks to be driven by the PLL outputs 1<br>How will the PLL Source Clock be driven ?  | PLL出力を何ポートGlobal Clock Network<br>に接続するか選択します。(1 or 2)              |
| Dedicated Clock Pad (Single Ended)     The PLL source clock will be used on chip without frequency/phase/delay adjustments     Dedicated Clock Pads (TMDS)   |   |
| <ul> <li>PLL Conversion Modes</li> <li>■General Purpose IO Pad or Core Logic</li> <li>⇒ PLL入カクロックが汎用I/O からの入カクロック、または内部<br/>したゲートクロックの場合に選択します。</li> <li>■Dedicated Clock Pad (Single Ended)</li> <li>⇒ PLL入カクロックがクロック入力専用ピンからの入力クロック<br/>します。こちらを選択した場合、入力クロックを分岐させてF<br/>することはできません。そのため、入力クロックをFPGA内で<br/>はGlobal Clock Networkを2本ドライブする設定にし、下のチェ<br/>チェックを入れることで、Port Aより入力クロックがそのまま<br/>このクロックを使用します。</li> <li>■Dedicated Clock Pad (TMDS)</li> <li>⇒ PLL入力クロックがクロック入力専用ピンから作動信号で入力<br/>選択します。</li> </ul> | Sロジックで生成<br>クの場合に選択<br>PGA内部で使用<br>使用したい場合<br>ェックボックスに<br>気出力されるので、 |
| Fine delay adjustment setting (Enter a value in the range 0 - 15):   | ext > Einish Cancel   |





| PLL Module Generator     PLL Type     Select the number of glob.     How will the PLL Source C         ③ General Purpose IV         ① Dedicated Clock E             | PLL出カクロックの生成方法についての設定です。<br>■Using a feedback path internal to the PLL (PLL内部フィードバックパス使用)<br>- No Compensation<br>⇒ 周波数設定のみ有効。<br>- Delay Compensation using only the Fine Delay Adjustment Block<br>⇒ 周波数設定と遅延微調整が有効。<br>- Delay Compensation using the Phase Shifter and the Fine Delay Adjustment Block   |     |
|---|--|-----|
| The PLL source  | ● 周波敏設定、遅延微調整、位伯シンド機能が有効<br>■Using a feedback path external to the PLL (PLLの外からのフィードバックを使用)  |     |
| - PLL Operation Modes   |  |     |
| How will the PLL output b<br>Using a feedback<br>No Compensa<br>Delay Compe<br>Delay Compe<br>CRecommende<br>Using a feedback<br>The external feed<br>Set divide-by | te generated ?<br>te path internal to the PLL<br>ation mode<br>ensation using only the Fine Delay Adjustment Block<br>ensation using the Phase Shifter and the Fine Delay Adjustment Block<br>led mode for applications like LVDS Display Panel and DDR)<br>te path external to the PLL<br>dback path will include a divider implemented by the user in logic, with default divide-by factor of 1<br>/ factor to |     |
| Fine Delay Adjustment Se  | ettings  |     |
| Do you want to dynamica   | ally control the delay of the Fine Delay Adjustment Block ?  |     |
| ⊖ No  |  |     |
| Fine delay adjust   | tment setting (Enter a value in the range 0 - 15):   |     |
|   | < <u>B</u> ack <u>N</u> ext > <u>F</u> inish Cancel  |     |
| .ppt  |  | ICE |

SEMICONDUC

| 🕫 PLL Module Generator  |
|---|
| PLL Type         Select the number of global networks to be driven by the PLL outputs: 1         How will the PLL Source Clock be driven ?         Image: Open clock period of the clock of the clock period of the clock |
| PLL Operation Modes       遅延微調整機能のコントロール方法をダイナミックかスタティックか選択します。         How will the PLL output       運延微調整機能が有効なPLLモードの場合にのみ設定できます。         No Compens       ■Yes         Delay Compens       ⇒ デバイス動作中にダイナミックに遅延調整を行います。遅延調整用のポートが         PLLに追加されます。         No         Delay Compens         Delay Compens         O Using a feedbact   |
| The external feedback part with include a divider implemented by the user in logic, for default divide-by factor of 1 Set divide-by factor to Fine Delay Adjustment Settings Do you want to dynamically control the delay of the Fine Delay Adjustment Block ? Yes No Fine delay adjustment setting (Enter a value in the range 0 - 15):  |
| < <u>Back</u> <u>Next</u> <u>Finish</u> Cancel  |



LVDS Display Panel

DDR Application

| PLL Module Generator Phase Shift Specification Specify the phase shift for the PLL output: 90deg Additional Delay Settings  |      |
|---|------|
| PLL位相シフト量の設定です。<br>- 1ポートGlobal Clock Networkに接続されるPLLタイプ<br>- 2ポートGlobal Clock Networkに接続される設定で、入力クロックを遅延調整、位相シフ<br>出力するチェックボックス(P32参照)にチェックが入っているタイプ<br>に対して、Odeg or 90deg から選びます。位相シフトはPort Bに反映され、Port Aに対して<br>Odegまたは90degシフトします。 | ト無効で |
| Target Application  |      |
| O LVDS Display Panel  |      |
| The frequency on Port B of the PLL can be 7x or 3.5x the frequency on Port A.   |      |
| Specify the frequency ratio of the clock on Port B w.r.t. to the clock generated on Port A:   |      |
| O DDR Application   |      |
|   |      |
| ト記以外のPILタイプの場合、位相シフト設定がターゲットアプリケーション設定に変化し  | 、ます。 |

⇒ x7、x3.5逓倍モードが使用できるようになります。Port Bの周波数を Port Aの周波数のx7 または x3.5のいずれにするか選択します。

⇒ Port Bの位相をPort Aに対して0degまたは90degシフトのいずれにするか 選択します。



| PLL Module Generator   | X |
|--|---|
| Phase Shift Specification  | _ |
| Specify the phase shift for the PLL output: 90deg  |   |
| Additional Delay Settings  |   |
| Do you wish to specify additional delay on the PLL outputs ?   |   |
| Do you want to dynamically control the delay of this Additional Delay Adjustment Block ?   |   |
|  |   |
| Fine Delay Adjustment Block setting (Enter a value in the range 0 - 15):   |   |
| ○ No   |   |
|  |   |
| Port Aに対しての追加遅延微調整の設定をします。P34に記載の遅延調整に追加でPort A<br>に対してのみ、さらに(n+1) x 165ps(TYP) の遅延を加えます。Port A設定が不可のPLL<br>タイプ(入力クロックを遅延調整、位相シフト無効で出力するタイプ)に関してはこの<br>設定はできません。 |   |
|  |   |
|  |   |
|  |   |
|  |   |
|  |   |
| <u> </u>   |   |



| PLL Module Generator   | X   |
|--|-----|
| PLL Input/Output Frequency   |     |
| Input frequency (Mhz): 50  |     |
| Output frequency on port A (Mhz): 100  |     |
| Others   |     |
| Create a LOCK output port  |     |
| Create a BYPASS port that will bypass the PLL reference clock to the PLL output port   |     |
| (Note that the PLL requires re-locking when the BYPASS signal is de-asserted, for all modes other than the "No Compensation mode<br>Low Power Mode | ")  |
| Enable latching of PLL output clock (iCEGate) on port A  |     |
| (Note that the PLL requires re-locking after the latch signal is de-asserted, when the feedback path is external to the PLL )                      |     |
| Enable latching of PLL output clock (iCEGate) on port B  |     |
|  |     |
|  |     |
| ■PLL Input/Output Frequency  |     |
| ⇒ PLL人カクロック周波数と出カクロック周波数を設定します。  |     |
| ■Others  |     |
| ⇒PILのロックステータス出力ポートを追加します。  |     |
| - Create a BYPASS port that will bypass the PLL reference clock to the PLL output port   |     |
| ⇒ PLLをパワーダウンモードにし、入力クロックをそのまま出力クロックに出力   |     |
| するBypass制御ポートを追加します。   |     |
| - Low Power Mode   |     |
| ーー しこGateの前脚小一下の有悪を設定しまり。しこGate有効時、ロガクロックは<br>前値保持し、トグルを抑えることで雷力消費を抑えます。   |     |
|  | cel |
|  |     |





### Section 3: 論理シミュレーション



Xxxxxx\_revxx.ppt Page 46

### IECStar Active-HDLを使用したFunction Simulation

■Lattice社ではシミュレーションツールとしてActive-HDLがバンドルされています。 iCEcube2上からSimulation Wizardを使用してActive-HDLプロジェクトを生成します。





ompan

**ECStar** Active-HDLを使用したFunction Simulation

### ■以下の手順でActive-HDLプロジェクトを作成します。





Xxxxxx\_revxx.ppt Page 48 **ECStar** Active-HDLを使用したFunction Simulation

#### ■Active-HDL起動後、Design > Compile Allでコンパイルを実行します。





### ■シミュレーショントップモジュールを選択し、Waveform Windowを開きます。





**IECStar** Active-HDLを使用したFunction Simulation

■Simulation > Initialize Simulation を実行します。

| Active-HDL 9.1 (test ,test) - untitled.awc   |  |
|--|--|
| File Edit Search View Workspace Design Simulation Waveform Tools Window b  | <u>i</u> elp < <mark>\$</mark> → ×   |
| 🗃 🕆 🚔 🔛 🛄 🚯 💱 👥 Initialize Simulation  | 📡 🖟 🕸 🤣 🕨 🕨 🛌 100 ns 📑 🕂 🔳 🔄 🕨 👎 📮 🕫 🐂                                     |
| Design Browser       Initialize post simulation Debug         Initialize C Code Debug       Initialize C Code Debug         Image: State Structure       Image: State Structure         Image: State Str | A. S. S. «       »       A       %       %       %       №       №       № |
| Run         Alt+F5           ▶I Run Until         ►           ► Run For         F5           ◀         Move Backward   |  |
| ▶ <u>G</u> o to current simulation time  |  |
| Name Value II Pause  |  |
| R≈ dk     Unavailable     S = Irace Into     F7       R≈ resetn     Unavailable     S = Irace Into     F7       Image: dout     Unavailable     S = Irace Over     F8       Image: dout     Unavailable     S = Irace Over     F10       P≈ CLK_CYC     Unavailable     S = Irace Over     F10   |  |
| Run in Aldec Simulator<br>Run in Aldec ALINT   |  |
| Toggle Coverage  | 0 fs<br>↓ ★ ♥ ♥<br>No database connected, NO_SIM                           |
| Files Structure Caresou Breakpoints  |  |
| <pre>     Clear All Breakpoints     alog -02 -sve -work test \$dsn//./     # Warning: The source is compiled wit     Toggle Breakpoint     F9 </pre>   | v \$dsn///source/testbench.v<br>and code coverage will not be available.   |
| <ul> <li># Complie</li> <li># Pass 1. Scanning modules hierarchy.</li> <li># Pass 2. Processing instantiations.</li> <li># Pass 3. Processing behavioral statements.</li> <li># Running Optimizer.</li> <li># ELB/DAG code generating.</li> </ul>  |  |
| Sector Console   |  |
| Initializes simulation   | INS  |



### ■観測する信号をWaveform Windowにドラッグ&ドロップし、シミュレーションを実行します。





.

## **LecStar** Active-HDLを使用したFunction Simulation







### ■シミュレーション完了後、プロジェクトを保存して終了します。

| <mark>☆Active-H</mark> ①Saveをクリック   | ]  |   |   |
|---|--|---|---|
| Eile Edit Search View Warkspace Design Simulat  | ion <u>W</u> aveform <u>T</u> ools <u>W</u> indow <u>H</u> elp   |   | ÷, → × ×                                  |
| 🛛 🗗 🖬 🙀 🔛 🐜 🐘 🔳 🖓 💭 🖓   | \$\$ • 10 10 10 10 10 10 10 10 10 10 10 10 10  | 00 ns 🐳 📢 🔳 🔺 🕪 🖣 🗐 🖓 🎽 🖓                               |   |
| Design Brow 🔹 👘   |  | % % % 💁 🖬 🐕 🖿 🕺 🛲 🖌 🔳                                   | k (), (), (), (), (), (), (), (), (), (), |
|   | = ②"はい"をクリック   | 4 234.4 234.8 234.8 235.2 2                             | 235.6 us                                  |
| warming   |  |   |   |
| File C:¥Projects¥iCEcube2_seminar¥verilo;<br>Do you want to save this file?   | y¥aldec¥test) src¥wave.asdb was modified outside of active design.   |   |   |
|   | y いいえの Waveform ③Noをク  | リック   |   |
|   |  |   |   |
| Name Value  | Do you want to create a copy of simulation datab   | ase:  |   |
| R= clk Unavailable  |  |   |   |
| R= resetn Unavailable   | Yes  | Cancel  |   |
| 🖛 dout Unavailable  |  | Save  |   |
| P= CLK_CYC Unavailable  | 4  | C:/Projects/Customers/test_project_01/                  | aldec/test/src/ 🗹 🗲 🖻 🎬 🏢                 |
|   |  | <b>6</b> .  | @Savaをクリック                                |
| Cur   | sor 1  | i i wave.asdbw  | -Save 2 7 7 7 7                           |
|   | •  |   |   |
| Files Structure CResou /  | ustitlad auto  | Waveform configuration file (awc) lists signals and th  | eir display properties                    |
|   | intitled.awc/  | Configuration file is always linked to one Simulation E | latabase (asdb)                           |
| • # ELBREAD: Elaboration process.   | ne a transfer a National and the station of the annual state of the state                                    | File <u>n</u> ame: untitled.awc                         | Save                                      |
| <ul> <li># ELBREAD: Warning: Module counter does</li> <li># ELBREAD: Warning: Module 'pll' does not have</li> </ul> | ave a `timescale directive, but previous modules do.<br>ave a `timescale directive, but previous modules do. | The default name of Simulation Database can be spec     | ified in the Simulation                   |
| # ELBREAD: Elaboration time 0.0 [s].  |  | Options dialog  | Cancel                                    |
|   |  | Simulation Database: untitled.asdb                      |   |
|   |  |   |   |
| P Canada /  |  |   |   |
|   |  |   |   |
|   |  |   | INS                                       |



### **ECStar** Active-HDLを使用したFunction Simulation

### ■次回以降再度プロジェクトを開く場合は、スタートメニューより、プログラム > Lattice iCEcube2 201x\_xx > avhdl を起動し、File > Open Workspace/Design Explorer からプロジェクトを開きます。





# TecStar (参考) Active-HDLを使用したTiming Simulation

#### ■Timing Simulationも基本操作はFunction Simulationの場合と同じですが、Simulation Wizardにて "Post-Route Cell-Level+Timing"を選択する箇所と、Active-HDL上で遅延情報の有効化を行う箇所が異なります。

P46に記載のフロー中で"Post-Route Cell-Level+Timing"を 選択します。ソースファイルのインポート画面にて自動で 遅延情報ファイル(SDF)がインポートされます。 なお、ここでもテストベンチは手動でインポートして下さい。



Active-HDL起動後は、All Compileを実行し、Top-Level Selection でテストベンチ選択後、Design > Setting > SDF と進み、遅延情報 の有効化を行います。





**TecStar**(参考)Model Simを使用したFunction Simulation

※Model SimはLattice社から無償提供されておりません。予め別途Mentor Graphics社より購入して下さい。また、PLLのライブラリはVerilog用のみ用意されておりますので、VHDLでシミュレーションを行う場合はMixed Signal対応バージョンのModel Simをご用意下さい。

■シミュレーション開始前に、Synplify PROでFunction Simulation Model (vmファイル、vhmファイル)を生成する 必要があります。Synplify PROを起動し、以下の手順でを生成します。 vmファイルはVelilogソースでのシミュレーション、vhmファイルはVHDLソースでのシミュレーションに使用します。

※本マニュアルではVerilogソースでのシミュレーションについて説明を行います。



■Model Simを起動し、File > New > Project から新規プロジェクトを作成します。

| ModelSim ALTERA STARTER  | <sup>iD</sup> ①Projectを選択。 <sup>ersion</sup> | 🛛 🔀 |
|--|--|-----|
| <u>File E</u> dit <u>V</u> iew <u>C</u> ompile <u>S</u> imulate                                |  |     |
| New Folder   | A B B A Help A NoDesign                      |     |
| Load Project   |  |     |
| Import   |  |     |
| Export   |  |     |
| Save Transcript  |  |     |
| Report   | waveform                                     |     |
| Change Directory   |  |     |
| Use Source   | Project Location                             |     |
| Source Directory   | L:/Projects/SiliconBlue/sim_test/. Browse    |     |
| Datasets   | Default Library Name                         |     |
| Environment •  | Copy Settings From ③Browset) らプロジェクト         |     |
| Page Setup   | m_ase/examples/modelsim.ir フォルダを選択           |     |
| Print Postscript   | Copy Library Mappings C Refer                |     |
| Recent Directories   |  |     |
| Recent Projects  |  |     |
| Close <u>W</u> indow   |  |     |
| Quit   |  |     |
| <pre># Reading C:/attera/90/modelsim_ase/<br/># Project file C:/Projects/SiliconBlue/sil</pre> | n_test/post_synth_sim.mpf was not found.     |     |
| # Unable to open project.  |  |     |
| ModelSim>  |  |     |
|  |  | -   |
| Transcript   |  |     |
| <no design="" loaded=""></no>  |  |     |



# TecStar(参考) Model Simを使用したFunction Simulation

■テストベンチ、iCEライブラリ、シミュレーション用モジュール(vm、vhmファイル)をインポートします。





# TecStar(参考) Model Simを使用したFunction Simulation

### ■ファイルインポート後、Compile > Compile All を実行します。

| M ModelSim ALTERA STARTER EDITION 6.4a - Custom Altera Version   | 🛛 🐱  |
|--|--|
| Eile Edit View Compile Simulate Add Project Tools Layout Window Help   |  |
| 🗌 🗅 🕶 🖼 🕴 Compile  | 👫 🛛 X 🕅 🕅 🍇 🛛 Layout NoDesign 🗨              |
|  |  |
| Workspace  |  |
| Name Compile All der   | 全てのファイルに緑のチェックマーク                            |
| Comple Order   | が付けばコンパイル完了です。                               |
| isin_test.   | <i>x</i> 11.7.64 <i>z</i> · · 17.756 1 C 7.8 |
|  |  |
| Works  | pace 🚃 🛲 🗰 🖬                                 |
| Compile All を実行。   | ne 🛆 🕰 tu: Type Ord                          |
|  | counter_tb.v 🖌 🖌 Verilog 0                   |
| i i i i i i i i i i i i i i i i i i i  | sb_ice_syn.v 🖌 Verilog 1                     |
|  | sim_test.vm 🖌 Verilog 2                      |
|  |  |
|  |  |
|  |  |
|  |  |
| Project III Library  |  |
| Transcript   |  |
| # Reading C:/altera/90/modelsim_ase/tcl/vsim/pref.tcl  |  |
| # Project rile C:/Projects/siliconblue/sim_test/post_synth_sim.mpr was not round.<br># Unable to open project. |  |
| # reading C:#aitera#90#modelsim_ase#win32aloem//modelsim.ini<br> # Loading project waveform                    |  |
| ModelSim>  |  |
|  |  |
|  |  |
|  | <u></u>                                      |
| Project : waveform  No Design Loaded>  |  |



**TecStar**(参考)Model Simを使用したFunction Simulation

#### ■Simulate > Start Simulationを実行し、テストベンチを選択します。





# **IecStar**(参考)Model Simを使用したFunction Simulation

### ■観測する信号をWaveウィンドウにドラッグ&ドロップし、シミュレーションを実行します。





# TecStar Revision History

| Date       | Revision | Old-page | New-Page  | Change information                             | Updated by  |
|------------|----------|----------|-----------|--|-------------|
| 2012/5/10  | 1.0      |          |           | First Revision                                 | W.Nakatsuka |
| 2012/6/14  | 2.0      | P29      | P29 - P31 | Config Data書き込み設定方法を追加・修正                      | W.Nakatsuka |
| 2012/6/18  | 2.1      | P35      | P35       | PLL生成画面にてClock Pad選択時の説明を修正                    | W.Nakatsuka |
| 2012/6/25  | 2.2      | P46, P52 | P46, P52  | PLLシミュレーションライブラリの記載を修正(ABIWTCZ4.vを追加)          | W.Nakatsuka |
| 2012/7/6   | 2.3      | P28      | P28 - P30 | 消費電力見積もりについての説明を追加。                            | W.Nakatsuka |
| 2012/8/23  | 3.0      | P36-P39  | P36-P49   | PLL Generatorの改版により、記載を修正。                     | W.Nakatsuka |
| 2012/8/23  | 3.0      |          | P44-P52   | iCEcube2のActive-HDLバンドル化につきSimulationフロー全般を修正。 | W.Nakatsuka |
| 2012/12/27 | 3.1      | P48      | P48       | Initialize Simulationによるシミュレーション開始に修正          | W.Nakatsuka |
| 2012/12/27 | 3.1      |          | P51       | Active-HDLプロジェクトの保存方法を追加                       | W.Nakatsuka |
| 2013/4/20  | 4.0      | P13-P16  | P15-P18   | タイミング制約設定の方法を修正                                | W.Nakatsuka |
| 2013/4/20  | 4.0      | P28-P30  | P30-32    | 消費電力見積もりについてProcess条件とTj設定について追加               | W.Nakatsuka |
| 2013/9/9   | 5.0      | P9-P10   | P9-P10    | SynpliFy Proバックグラウンド実行化によりマニュアル修正              | W.Nakatsuka |
| 2013/9/9   | 5.0      |          | P19       | Timing Constraints Editorの再起動方法を追加             | W.Nakatsuka |
|            |          |          |           |  |             |

