外部メモリー・インターフェイス (EMIF) デザイン & デバッグ ガイドライン - V シリーズ向け : Stratix[®] V, Arria[®] V, Cyclone[®] V **MACNICA**

株式会社マクニカ アルティマカンパニー

Rev.1.1 2020/12

© Macnica, Inc.

Agenda

MACNICA

1. はじめに

- 2. デザインフロー
- 3. デバッグフロー

Appendix :

- チェックリスト
- パラメーターの確認方法
- Example Design の作成方法
- EMIF Toolkit の使用方法







- メモリー・インターフェイスの高速化に伴い、データバリッドウインドウの縮小 や信号品質の悪化が課題です
- 仕様要求を満たすための検証やデバッグに費やす時間が増加傾向にあるため、適切な手順でデバイスやボードの設計を行い、かつ、設計段階であらかじめデバッグするための手段を実装することが重要です
- 本資料は"デザインフロー"と"デバッグフロー"を示し、適切な手順で設計を 行うことにより不具合混入を防ぐことと、デバッグに必要な仕組みを実装することにより速やかに問題を解決することを目的とします

対象デバイス: Stratix[®] V FPGAs, Arria[®] V FPGAs, Cyclone[®] V FPGAs 対象メモリー規格: DDR2, DDR3(L)



Summary

デザインフロー 全体を通した確認事項	※ EMIF (External Memory Interface) : DDR2/3 などの高速メモリーを接続するための IF 回路	\checkmark		
JTAG の実装をしたか (実運用状態で JTAG が見れるようにしておく)				
メモリーデータシートを基に正しいパラメーターを入力したか				
タイミングを満たしていることを確認したか				
EMIF ToolKit で温度・電圧が変化してもマージンがあることを確認したか				
電源関連の確認事項				
VCC, VCCPGM, VCC_AUX, VCCPD, VCCIO, VCCA_FPLLの電	圧を測定できるように設計したか			
測定する電源は電圧調整できるよう設計したか				
波形関連の確認事項				
FPGA 側とメモリー側の各端子にできるだけ近い箇所に激	則定ポイントを設け、Add/Cmd, DQ/DQS の波形が確認できるようにしたか			
DQ/DQS グループ毎に DQS に対する DQ の Skew がワー	-ストと2番目にワーストになる信号をオシロスコープで確認できるようにしたか			
 ③をオシロスコープで測定できるように設計したか ①: FPGA の入力 CLK と Global Reset ②: FPGA 内で PLL より生成された CLK ③: メモリーの入力 CLK 				
オシロスコープで確認する信号を Via 観測できるようにしたか (スルーホール推奨)				
最低 5G 帯域のアクティブプローブのオシロスコープで	皮形を確認する			

macnica













• デバイスの選択

- の 所望の EMIF の構成が実装できるか資料と Example Design を併用で確認
 参考資料
 - External Memory Interface Handbook Volume 2: Design Guidelines "Selecting Your FPGA"で検索
 - <u>Cyclone V Device Handbook Volume 1: Device Interfaces and</u>
 <u>Integration</u>
 - = <u>"External Memory Interfaces in Cyclone V Devices"</u>の章を参照
 - Example Design は次ページを参照
- 所望の動作周波数をサポートしている FPGA を確認
 - 要求の動作周波数よりも、早いメモリーデバイスが必要な場合があるので注意
 - 可能であれば Spec Estimator で推奨のものより一つ上のスピードグレードのデバイス を選択することを推奨
 - ツール: EMIF Spec Estimator
 - Hard Memory Controller と Soft Memory Controller があるので違いに注意する
- 参考記事
 - <u>インテル® FPGA に外部メモリー・コントローラーを実装!</u>

<u>リソース(ピン、DLL、PLL)の制約があるので Example Design を作成して</u> 確実に配置できるか確認することを推奨



Example Design の生成と確認

- <u>正確にメモリーパラメーターを入力</u>
 - 本資料の Appendix 「<u>パラメーターの確認方法</u>」ガイドラインを参照
- メモリー構成を確認
- Example Design のシミュレーション(機能確認)
- Example Design (デザイン用)でフルコンパイル完了
- Example Design でタイミング検証
- 以下の2記事を参考に生成/確認
 - <u>インテル® FPGA で DDR3 メモリ動作!(実践編) [1/2]</u>
 - <u>インテル® FPGA で DDR3 メモリ動作! (実践編) [2/2]</u>
- ○EMIF コア生成時にエラーとなる場合は以下の記事を参照
 - EMIF コア生成時にエラーとなる場合の対処方法まとめ



Fitter の確認

- 。 全てのユーザー I/O ピンの配置を行いエラーがないか確認
 - 。 特別な理由がない限り、EMIF 配置バンクに他のユーザー I/O を割り当てないことを 推奨
- 。 EMIFのピンのアサイン方法は以下の資料を参照
 - External Memory Interface Handbook Volume 2: Design Guidelines
 - ・ "1.4. Guidelines for UniPHY-based External Memory Interface IP" の章を参照
- 。 Hard Memory Controller の場合
 - 信号によってピン配置が固定されているので注意
 - 配置情報は以下の URL より該当するデバイス型番の Pin-Out ファイルを確認
 - <u>https://www.intel.com/content/www/us/en/programmable/support/literatur</u>
 <u>e/lit-dp.html</u>
 - "DDR3/DDR2 hard memory PHY"の項目を参照



▶ 回路図の確認 1/3

- EMIF Handbook/Schematic Review Worksheets のガイドラインに準拠する
 - JTAG を実装する (実運用状態で JTAG が見れるようにする)
- デバイスやメモリーの種類ごとに処理方法が変わるので注意する (回路図の流用時は特に注意する)
 - Clock は CLK 専用ピンへのアサインが必須
 - Add/Cmd (CKE)の終端処理
 - RZQ の抵抗値
 - フライバイ終端とバランスド配線のデバイス対応の確認
 - <u>External Memory Interface Handbook Volume 2: Design Guidelines</u>
 - Table25 の表で Leveling 対応デバイス(=フライバイ終端)を確認
 - 終端処理の方法が曖昧な場合は 0Ω 抵抗で、プルアップ/プルダウン可能な状態にしておく
 - <u>Arria[®] V /Cyclone[®] V と DDR3 の回路図確認項目</u>を参照
- 。 参考資料
 - External Memory Interface Handbook Volume 2: Design Guidelines
 - "DDR2, DDR3, and DDR4 SDRAM Board Design Guidelines" を参照
 - Device Schematic Review Worksheets
 - Pin Connection Guidelines
 - <u>Arria V</u>
 - <u>Cyclone V</u>



回路図の確認 2/3

- 。 電源電圧を確認できるように設計
 - <u>VCC, VCCPGM, VCC_AUX, VCCPD, VCCIO, VCCA_FPLL, VREF, VTT</u> (HPSの場合:VCC_HPS, VCCIO_HPS, VCCPLL_HPS, VCCRSTCLK_HPS, VCC_AUX_SHARED, VCCPD_HPS, VREFB[#]N0_HPS) の電圧を測定できるように設計
 - FPGA 直下の電源ピン(VIA でのスルーホール)
 - これらの電源を電圧調整できるよう設計
 - PM バス付きの電源を使用
 - 動作中に電圧許容範囲内であることを確認

	DDR	DDR2	DDR3	DDR4
クロック周波数 [MHz]	100/133/166/200	200/266/333/400	400/533/667/800/933/1066	1066/1200/1333
電源電圧[V]	2.5	1.8	1.5	1.2



回路図の確認 3/3

- 。 各種信号をオシロスコープで確認できるよう設計
 - FPGA 側とメモリー側の各端子の直近に測定ポイントを設け、Add/Cmd, DQ/DQS の波形が確認できるようにする
 - <u>DQ/DQS グループごとに、DQS に対する DQ の Skew がワーストの信号を</u> 確認できるようにする
 - <u>DQ/DQS グループごとに、DQS に対する DQ の Skew が2番目にワーストになる信号を</u> 確認できるようにする
 - <u>VIA でのスルーホール</u>

重要なクロック信号は下記 ①~③で測定できるように設計

- ①: FPGA の入力 CLK と Global Reset
- ジ:メモリーの入力 CLK (メモリー近端)
- ③: FPGA 内で PLL より生成された CLK







レイアウトの確認

- 。 Handbook に記載のガイドラインに準拠
 - Ex1.:全てのデータ、アドレスコマンドの伝送遅延は ± 50 ps に収める
 - Ex2.: クロック、アドレスコマンドはバランスド・ツリー トポロジーを 採用する(デバイスファミリーによる)
 - 可能な限りレイアウト・ガイドラインよりマージンをもって設計することを 推奨



 $\begin{array}{ll} CK_i & = Clock \mbox{ signal propagation delay to device } i \\ DQS_i & = DQ/DQS \mbox{ signals propagation delay to group } i \end{array}$

- 。 参考資料
 - External Memory Interface Handbook Volume 2: Design Guidelines
 - ・ "DDR2, DDR3, and DDR4 SDRAM Board Design Guidelines" を参照

© Macnica, Inc.



- ・ ボードシミュレーション
 - 。 信号品質の確認
 - <u>Channel Signal Integrity Measurement</u> を参照しメモリー関連の信号波形が 規定値に収まっていることを確認
 - 。 Board Skew Parameter を計算
 - Board Skew 値の計算、入力は必須
 - Board Skew Parameter Tool に基板情報を入力し計算
 - Channel Signal Integrity の評価/計算 はオプション
 - 信号品質に問題がなくシンプルなデザイン (チップセレクト1本) の場合は設定不要
 : デフォルト推奨
 - ・ 上記に当てはまらない場合はガイドラインに従い評価し、入力方法を決定すること

· 参考資料·記事

- DDR4 Simulation Guidelines
 - HyperLynx[®]を使用した基板シミュレーションの手順を紹介
 - Arria® 10 + DDR4 を対象にした資料ですが、V シリーズでも適用できる部分が多いです
- Board Skew Parameter Tool
- Channel Loss Calculation Tool
- <u>IBIS ファイルの生成方法</u>



▶ タイミング検証

- 。 正しいメモリーパラメーターになっていることを再確認
- 。 設定した周波数と実際の周波数が同じことを確認
- 。 SDC ファイルをツールに登録する順番を確認
 - Project に追加するファイルの順番はユーザー SDC を最後に登録
 - メモリー関連の制約を二重にかけていないか確認
 - 必要なパスを False 設定していないか確認
 - EMIF IP 内のパスは False 設定禁止
- 。 Quartus[®] Prime でタイミングを満たしていることを確認

。 参考資料

- External Memory Interface Handbook Volume 2: Design Guidelines
 - ・ "Common Timing Closure Issues "や "Optimizing Timing" で検索



・ Example Design で検証

- 。 温度・電圧変動によるタイミングマージンの確認
 - EMIF Toolkit を使って検証
 - EMIF Toolkit で Calibration が Fail した場合、<u>Calibration が Fail した場合</u> を参考にデバッグを行う
- 。 信号品質を確認
 - Add/Cmd, DQ/DQS
 - FPGA の入力 CLK と Global Reset
 - メモリーの入力 CLK
 - VCC, VCCPGM, VCC_AUX, VCCPD, VCCIO, VCCA_FPLL, VREF, VTT (HPSの場合:VCC_HPS, VCCIO_HPS, VCCPLL_HPS, VCCRSTCLK_HPS, VCC_AUX_SHARED, VCCPD_HPS, VREFB[#]N0_HPS)
- 。 Signal Tap 波形の確認
 - local_cal_success の High を確認
 - キャリブレーション成功の確認
 - drv_status_pass の High を確認
 - リードライトテスト成功の確認



● ユーザー回路の確認

- 。 キャリブレーション失敗時に自動で再キャリブレーションする回路を実装しておく
- メモリーデータを初期化したい場合、ユーザー回路で初期化する
 EMIF のキャリブレーションはメモリーデータを初期化しない
- 。 Signal Tap 波形を確認
 - local_cal_success の High を確認
- 。 参考資料
 - External Memory Interface Handbook Volume 3: Reference Material
 - "Timing Diagrams for UniPHY IP" や "External Memory Interface Debug Toolkit" で検索
- EMIF のリード/ライトシーケンスに関する概要や不明点がある場合は 以下の記事を参考にする
 - <u>EMIF リード/ライト・シーケンスの概要とよくある質問/問題まとめ</u>





デバッグフロー



macnica

© Macnica, Inc.





macnica

<u>最低 5G 帯域のオシロスコープで波形を確認</u>

<u>必ずアクティブプローブを使用</u>

- 電源の確認 (<u>p12</u> 参考)
 - 動作中のVCC, VCCPGM, VCC_AUX, VCCPD, VCCIO, VCC_FPLL, VTT (VCC_HPS, VCCPD_HPS, VCCIO_HPS, VCCRSTCLK_HPS, VCCPLL_HPS, VCC_AUX_SHARED)の電圧を測定
 - 動作条件内に収まっているか
 - ・ オシロスコープの積算モードで確認
 - オシロスコープのトリガー・モードで電圧の上限値と下限値を確認
 - 。 電源電圧を変更
 - 動作条件の上限値、下限値で確認
 - クロック、リセット信号の確認 (<u>p13</u> 参考)
 - 。 FPGA への入力クロックとグローバルリセット
 - 。 (FPGA から) メモリーへの入力クロック (メモリー近端)
 - 。 (FPGA 内で) PLL より生成されたクロック
 - 設定した周波数のクロックが出力されているかどうかテストピンに出力して確認

© Macnica, Inc.

デバッグフロー



<u>最低 5G 帯域のオシロスコープで波形を確認</u>

<u>必ずアクティブプローブを使用</u>

- 信号品質の確認 (<u>p13</u>, <u>P15</u> 参考)
 - 。 <u>DQ/DQS, Add/Cmd の波形を確認</u>
 - ボードシミュレーション結果と同じ波形か
 - マージンが取れているか
 - 。 参考資料
 - External Memory Interface Handbook Volume 2: Design Guidelines
 - ・ "10.7.1. Signal Integrity Issues" の章を参照

デバッグフロー



● Calibration が Fail した場合

- 。 Fail する Calibration Stage を確認 (次項)
- 。 Calibration Report を取得しレポートを確認
- 。 再 Calibration を実施し再現性を確認
- 。 複数基板を使った再現性の確認
- 。 最新の Quartus[®] Prime を使用して確認
- 。メモリーを張り替える (優先順位:低)
- 。 Stage ごとの確認事項でも原因が特定できない場合
 - → P20: デバッグフロー に戻って デバッグ を進める

。 参考資料

- External Memory Interface Handbook Volume 2: Design Guidelines
 - ・ "10.7.2. Hardware and Calibration Issues" の章を参照
- External Memory Interface Handbook Volume 3: Reference Material
 - "Timing Diagrams for UniPHY IP" や "External Memory Interface Debug Toolkit"で検索

Nica

Calibration ステージ

Calibration は以下のステージを行う

- Read calibration part one
 - DQS enable calibration
 - DQ/DQS centering
- Write calibration part one
 - Leveling
- Write calibration part two
 - DQ/DQS centering
- Read calibration part two
 - Read latency minimization
- 。参考資料

- External Memory Interface Handbook Volume 3: Reference Material

・"1.17.2. Calibration Stages"を参照



Read calibration part one

DQS Enable Calibration

- 目的: Read 動作では DQS をクロックとして使用するが、Preamble によるグリッチを削除するために内部でゲートする。そのゲート信号のタイミングを最適化
- 。方法:VFIFOのレイテンシーと内部遅延にて調整
 - すべての DQS について実施



macnica

Read calibration part one

• Centering DQ/DQS

- 。目的: DQ ビットの全ビットが最大マージンを確保できるようにする
- 。方法: DQS 入力に対して各 DQ ビットの内部遅延を調整する
 - 各 DQ 信号にある D1 delay Chain を使用して位相を調整
 - DQS が全ての DQ 信号の中心エッジになるよう位相を調整



Write Calibration Part One

• Leveling

- 。目的: Write 時の DQS を CK クロックに揃える
- ・方法:内部クロックで駆動される Write 時の DQS に遅延を加え CK クロックに揃える
 - このステージのアルゴリズムは、メモリープロトコルによって異なる





Write Calibration Part Two

• DQ/DQS Centering

- Read calibration の DQ/DQS Centering と同様の手順で Write時を実行
 - Write 時は出力なので D5, D6 の Delay Chain を使用



Read Calibration Part Two

- Read Latency Minimization
 - 。目的: 正しい Read を行うため、Read レイテンシーの最小化を行う
 - 。方法: FPGA 内部の FIFO (LFIFO) のレイテンシーで調整



デバッグフロー

デバッグフロー デバイスのスペック確認 電源の確認 RefCLK/Reset の確認 信号品質の確認 ┛ 回路図の確認 タイミングの確認 Example Design で検証 ユーザー回路の確認

● Avalon-MM インターフェイス信号の確認

- 。 JTAG ピン経由で Signal Tap を使用して以下の信号を確認
 - avl_addr
 - avl_rdata •
 - avl_rdata_valid
 - avl_read_req
 - avl_ready

確認項目

0

- avl_wdata
- avl_write_req
- local_cal_success
- C
 - drv_status_test_complete
- ユーザー回路から EMIF へのアクセス開始は local_init_done のアサート後
- アドレスの指定が間違っていないか (EMIF はワード単位)
- Burst Length の指定サイズとライトアサート回数の一致
- avl_ready = H になるまで read/write req と avl_address, size の値を保持して いるか
- Avalon バス上のリセット系統が統一されているか
- EMIF IP の Calibration Pass/Fail 信号と Traffic Generator の Pass/Fail 信号を確認する

デバッグフロー



タイミングの問題だと考えられる事象 (Bit エラー)

下記のような事象が起きた場合、<u>タイミングの確認</u>に戻る

- 。 インプリメントするごとに事象が変化する
- 。 ボード依存性がある
- 。 温度依存性がある
- 。 電源投入後、時間経過で事象が変化する
- Signal Tap を組み込むと事象が変化する
- 。 モニターピンをつなぐと事象が変化する



- メモリーインターフェイスの高速化に伴い、ボード設計の厳密化への要求が高まっており、メモリーに関する動作不具合も増加傾向にあります
- デバッグに費やす時間の短縮のため、あらかじめデバッグする手段の実装や部品ばらつきによる不安定動作を防止するためにメーカー推奨以上のマージンを確保した設計が重要となります
- 設計時間の短縮、市場への不良流出の防止のためにガイドラインを守り、 不具合のない製品を最短期間で市場に投入させましょう



Thank you

MACNICA

Appendix

MACNICA

Appendix

- <u>チェックリスト</u>
- <u>パラメーターの確認方法</u>
- Example Design の作成方法
- <u>EMIF Toolkit の使用方法</u>



Appendix:チェックリスト


チェックリスト 1/10



各デザインフローでのチェックリストを記載

この Appendix のチェックリストは本資料で示した項目のチェックリストであり、各項目で示したウェブサイト上のチェックリストが上位チェックリストであるので、ウェブサイト上のチェックリストを必ず確認すること

チェックリスト 2/10



macnica

デバイスの選択時のチェックリスト

所望の構成を実装可能なデバイスを選択しているか

動作周波数はサポート範囲内か

 \checkmark

チェックリスト 3/10



MACNICA

	Example Design で検証時のチェックリスト	\checkmark
	所望の構成で Example Design を生成できるか	
]	正確なメモリーパラメーターを入力したか	
	Example Design での Simulation 方法を確認したか	
J	Example Design でコンパイル時に pin_assignments.tcl を実行したか	
)	Example Design でフルコンパイルは成功するか	
J	Example Design でタイミングは満たしているか	

注: pin_assignments.tcl は、Analysis & Synthesis 完了後に実行

チェックリスト 4/10



チェックリスト 5/10

デバイスの選択	回路図の確認時のチェックリスト	\checkmark
—	CLK は専用ピンを使っているか	
Example Design の生成	Add/Cmd, CKE, RZQ, Reset の処理方法の確認をしたか	
	フライバイ終端しているか (フライバイ接続をしている場合)	
Fitter の確認	VCC, VCCPGM, VCC_AUX, VCCPD, VCCIO, VCC_FPLL, VTT の電圧を測定できるように設計し、電圧許容範 囲内であることを確認する	
回路図の確認	電源を電圧調整できるよう設計する	
↓	FPGA 側とメモリー側の各端子から近い箇所に測定ポイントを設け、Add/Cmd, DQ/DQS の波形が乱れ てないこと確認	
	DQ/DQS グループごとに、DQS に対する DQ の Skew がワーストと2番目にワーストになる信号を確認 できるようにする	
 ホードシミュレーション タイミング検証 	 FPGA への入力 CLK と Global Reset FPGA 内で PLL より生成された CLK メモリーへの入力 CLK ; ①~③を測定できるように設計 	
	EMIF Handbook の Design Guidelines を確認したか	
Example Design で検証	Schematic Review Worksheets を確認したか	
	Pin Connection Guidelines は確認したか	
ユーザー回路の確認	Arria [®] V /Cyclone [®] V と DDR3 の回路図確認項目を確認したか(該当するデバイスファミリーの場合)	

macnica

チェックリスト 6/10





チェックリスト 7/10



チェックリスト 8/10

ユーザー回路の確認

MACNICA



チェックリスト 9/10



チェックリスト 10/10



 \checkmark

Appendix:パラメーターの確認方法



パラメーターの確認方法 (1/9)

- メモリーパラメーターを確認するための資料
- 例として下記構成での確認方法を記載
 - 。 メモリー型番:MT41K128M16JT-125:K
 - 。動作周波数:400 [MHz]
 - Tck = 1 / 400 [MHz] × 1000 = 2.5 [ns]
 - メモリーベンダーの HP からデータシートを検索
 - 本章では Micron 社のデータシートを引用
 - 。 型番とデータシートを参照しメモリーの構成を把握
 - 128 Meg x 16
 - DDR3-1066 (7-7-7)
 - Row address : [13:0]
 - Bank address : [2:0]
 - Column address : [9:0]
 - Page size : 2KB



2Gb: x4, x8, x16 DDR3L SDRAM Description

DDR3L SDRAM

MT41K512M4 – 64 Meg x 4 x 8 banks MT41K256M8 – 32 Meg x 8 x 8 banks MT41K128M16 – 16 Meg x 16 x 8 banks

Description

The 1.35V DDR3L SDRAM device is a low-voltage version of the 1.5V DDR3 SDRAM device. Refer to the DDR3 (1.5V) SDRAM data sheet specifications when running in 1.5V compatible mode.

Features

- $V_{DD} = V_{DDQ} = 1.35V (1.283 1.45V)$
- Backward-compatible to V_{DD} = V_{DDQ} = 1.5V ±0.075V
 Differential bidirectional data strobe
- 8*n*-bit prefetch architecture
- Differential clock inputs (CK, CK#)
- 8 internal banks
- Nominal and dynamic on-die termination (ODT) for data, strobe, and mask signals
 Programmable CAS (READ) latency (CL)

Table 1: Key Timing Parameters

Table 2: Addressing

Speed Grade	Data Rate (MT/s)	Target ^t RCD- ^t RP-CL	^t RCD (ns)	^t RP (ns)	CL (ns)
-107 ^{1, 2, 3}	1866	13-13-13	13.91	13.91	13.91
-125 ^{1, 2}	1600	11-11-11	13.75	13.75	13.75
-15E ¹	1333	9-9-9	13.5	13.5	13.5
-187E	1066	7-7-7	13.1	13.1	13.1
		C 4mm = 01	0.0lafaire	h was to 050C	

⁶⁴ms, 8192-cycle refresh up to 85°C

Parameter	512 Meg x 4	256 Meg x 8	128 Meg x 16
Configuration	64 Meg x 4 x 8 banks	32 Meg x 8 x 8 banks	16 Meg x 16 x 8 banks
Refresh count	8K	8K	8K
Row address	32K A[14:0]	32K A[14:0]	16K A[13:0]
Bank address	8 BA[2:0]	8 BA[2:0]	8 BA[2:0]
Column address	2K A[11, 9:0]	1K A[9:0]	1K A[9:0]

- Automatic self refresh (ASR)
- Write leveling
- Multipurpose register
- Output driver calibration

Options	Marking
 Configuration 	
- 512 Meg x 4	512M4
- 256 Meg x 8	256M8
- 128 Meg x 16	128M16
 FBGA package (Pb-free) – x4, x8 	
 78-ball (8mm x 10.5mm x 1.2mm) Rev. K 	DA
 FBGA package (Pb-free) – x16 	
– 96-ball (8mm x 14mm x 1.2mm)	JT
Rev. K	
 Timing – cycle time 	
– 1.07ns @ CL = 13 (DDR3-1866)	-107
– 1.25ns @ CL = 11 (DDR3-1600)	-125
= 1.5ns @ CL = 9 (DDR3-1333)	-15F
- 1.875ns @ CL = 7 (DDR3-1066)	-187E
 Operating temperature 	
 Commercial (0°C ≤ T_C ≤ +95°C) 	None
- Industrial ($-40^{\circ}C \le T_C \le +95^{\circ}C$)	IT
Revision	:К



パラメーターの確認方法 (2/9)

Apply timing Apply device	parameters from the presets from the pre	manufacturer data sheel set list on the right.
tIS (base):	140	ps
tlH (base):	210	ps
tDS (base):	40	ps
tDH (base):	110	ps
tDQSQ:	150	ps
tQH:	0.38	cycles
tDQSCK:	300	ps
tDQSS:	0.25	cycles
tQSH:	0.38	cycles
tDSH:	0.2	cycles
tDSS:	0.2	cycles
tINIT:	500	us
tMRD:	4	cycles
tRAS:	37.5	ns
tRCD:	13.125	ns
tRP:	13.125	ns
tREFI:	7.8	us
tRFC:	160.0	ns
tWR:	10.0	ns
tWTR:	4	cycles
tFAW:	50.0	ns
tRRD:	10.0	ns
tRTP:	10.0	ns

PHY Settings | Memory Parameters | Memory Timing

MT41K128M16JT-125:K @DDR3-1066 (7-7-7)

- 該当のメモリー型番のデータシートを参照し パラメーターを確認する
 - 「Memory Parameters」「Memory Timing」 タブの 設定を確認
- メモリーの型番のスピードグレードによってパラメーター の参照箇所が変わる
 - 。 Ex:メモリーの型番が MT41K128M16JT-125:K の場合
 - メモリーのスピードグレードはDDR3-1066 (7-7-7) なので 1066 品を参照
 - 参照箇所は動作周波数によらない
 - 動作周波数が 300 [MHz] でも 400 [MHz] でも 今回の場合 1066 品を参照
- 動作周波数によって値が変わり計算が必要な箇所もある
 - tWTR, tFAW, tRRD, Cas Latency, Write Cas Latency…etc
 - GUI 上の単位とデートシートの単位に間違いがないか確認
- スピードグレードによって参照する AC レベルの箇所が変わる
 - <u>https://www.intel.com/content/www/us/en/programmable/support/support-resources/knowledge-base/solutions/rd01032014_56.html</u>



メーターの確認方法 (3/9) パラ

PHY Settings Memory Parameters Memory Timing E

Apply memory parameters from the m Apply device presets from the preset I	anufacturer data sheet ist on the right.	\bullet	メモリー
Memory vendor:	Micron 🗸		
Memory format:	Discrete Device 🗸		
Memory device speed grade:	533.333 V MHz		今回は DDR3-10
Total interface width:	16		Table 2: Addressing
DQ/DQS group size:	8 🗸		Parameter
Number of DQS groups:	2		Configuration
Number of chip selects:	1		Refresh count
Number of clocks:	1		Row address
Row address width:	14	1/	Column address
Column address width:	14		
Bank-address width:	3		Ex. 動作周波数 :
✓ Enable DM pins			tCK = 2.5 [ns] な
Memory Initialization Options			
Mirror Addressing: 1 per chip select	0		Memory CAS La
Address and command parity			Memory write C
Mode Register 0			
Read Burst Type:	Sequential 🧹		
DLL precharge power down:	DLL off	/	DDR3L-1066 Speed
Memory CAS latency setting:	6 🗸		CL- ^t RCD- ^t RP
Mode Register 1	<u> </u>		Parameter
Output drive strength setting:	RZQ/6		CL = 5
Memory additive CAS latency setting	Disabled		
ODT Rtt nominal value:	ODT Disayled 🗸		CL = 6
Mode Register 2			CL = 7
Auto selfrefresh method:	Manual 🗸		
Selfrefresh temperature:	No mal		CL = 8
Memory write CAS latency setting:	5 🗸		
Dynamic ODT (Rtt_WR) value:	Dynamic ODT off		Supported CL setting

型番:MT41K128M16JT-125:K

スのスピードグレードを選択する 066 のため 533.333MHz を選択

Parameter	512 Meg x 4	256 Meg x 8	128 Meg x 16
Configuration	64 Meg x 4 x 8 banks	32 Meg x 8 x 8 banks	16 Meg x 16 x 8 banks
Refresh count	8K	8K	8K
Row address	32K A[14:0]	32K A[14:0]	16K A[13:0]
Bank address	8 BA[2:0]	8 BA[2:0]	8 BA[2:0]
Column address	2K A[11, 9:0]	1K A[9:0]	1K A[9:0]
tCK = 2.5 [ns] 7	こ400 [Nin 2] なので Min 2.5 < tC	K (2.5) < Max 3.3	
Memory CAS I	$a_{\text{tency}}(CI) = 6$		

1066 Speed Bins

DDR3L-1066 Speed E	Bin		-18	37E	-18	87		
CL- ^t RCD- ^t RP			7-7	1-7	8-8	3-8		
Parameter		Symbol	Min	Max	Min	Max	Unit	Notes
CL = 5	CWL = 5	^t CK (AVG)	3.0	3.3	3.0	3.3	ns	2
	CWL = 6	^t CK (AVG)	Rese	rved	Rese	rved	ns	3
CL = 6	CWL = 5	^t CK (AVG)	2.5	3.3	2.5	3.3	ns	2
	CVVL = 6	^t CK (AVG)	Kese	rved	Kese	rved	ns	3
CL = 7	CWL = 5	^t CK (AVG)	Rese	rved	Rese	rved	ns	3
	CWL = 6	^t CK (AVG)	1.875	<2.5	Rese	rved	ns	2, 3
CL = 8	CWL = 5	^t CK (AVG)	Rese	rved	Rese	rved	ns	3
	CWL = 6	^t CK (AVG)	1.875	<2.5	1.875	<2.5	ns	2
Supported CL settings			5, 6,	7, 8	5, 6	5, 8	СК	
Supported CWL settin	gs		5,	6	5,	6	СК	
					 			

MACNICA

パラメーターの確認方法 (4/9)

PHY Settings | Memory Parameters | Memory Timing

メモリー型番:MT41K128M16JT-125:K

Table 75: Electrical Characteristics and AC Operating Conditions (Continued)

Notes 1–8 apply to the entire table

			DD -8	R3L 00	DD -10	R3L)66	DD -13	R3L 833	DD -16	R3L 500		
Parameter		Symbol	Min	Max	Min	Max	Min	Max	Min	Max	Unit	Notes
Command and A	Address Timing											
DLL locking time		^t DLLK	512	-	512	_	512	_	512	-	CK	28
CTRL, CMD, ADDR	Base (specifica- tion)	^t IS (AC160)	215	-	140	-	80	-	60	-	ps	29, 30, 44
setup to CK,CK#	V _{REF} @ 1 V/ns		375	-	300	-	240	-	220	-	ps	20, 30
CTRL, CMD, ADDR	Base (specifica- tion)	^t IS (AC135)	365	-	290	-	205	-	185	-	ps	29, 30, 44
setup to CK,CK#	V _{REF} @ 1 V/ns		500	-	425	-	340	-	320	-	ps	20, 30
CTRL, CMD, ADDR hold from	Base (specifica- tion)	^t IH (DC90)	285	-	210	-	150	-	130	-	ps	29, 30
CK,CK#	V _{REF} @ 1 V/ns		375	-	300	-	240	-	220	-	ps	20, 30
DQ Input Timing	j											
Data setup time to DQS, DQS#	Base (specifica- tion)	^t DS (AC160)	90	-	40	-	-	-	-	-	ps	18, 19, 44
	V _{REF} @ 1 V/ns		250	-	200	-	-	-	-	-	ps	19, 20
Data setup time to DQS, DQS#	Base (specifica- tion)	^t DS (AC135)	140	-	90	-	45	-	25	-	ps	18, 19, 44
	V _{REF} @ 1 V/ns		275	-	250	-	180	-	160	-	ps	19, 20
Data hold time from DQS, DQS#	Base (specifica- tion)	^t DH (DC90)	160	-	110	-	75	-	55	-	ps	18, 19
	V _{REF} @ 1 V/ns		250	-	200	-	165	-	145	-	ps	19, 20

Apply timing parameters from the manufacturer data sheel Apply device presets from the preset list on the right.

_			
tIS (base):	140		ps
tlH (base):	210		ps
tDS (base):	40		ps
tDH (base):	110		ps
tDQSQ:	150		ps
tQH:	0.38		cycles
tDQSCK:	300		ps
tDQSS:	0.25		cycles
tQSH:	0.38		cycles
tDSH:	0.2		cycles
tDSS:	0.2		cycles
tINIT:	500		us
tMRD:	4		cycles
tRAS:	37.5		ns
tRCD:	13.12	5	ns
tRP:	13.12	5	ns
tREFI:	7.8		us
tRFC:	160.0		ns
tWR:	10.0		ns
tWTR:	4		cycles
tFAW:	50.0		ns
tRRD:	10.0		ns
tRTP:	10.0		ns

。 以下の KDB より DDR3L-1066 は AC160 を採用

- <u>https://www.intel.com/content/www/us/en/programmable/support/support-resources/knowledge-base/solutions/rd01032014_56.html</u>



パラメーターの確認方法 (5/9)

PHY Settings Memory Parameters Memory Timing

メモリー型番: MT41K128M16JT-125:K DDR3L DDR3L DDR3L DDR3L DDR3L

900

1066

1222

1600

Apply drilling Apply device	parameter e presets fro	m the preset list on the right.
tIS (base):	140	ps
tlH (base):	210	ps
tDS (base):	40	ps
tDH (base):	110	ps
tDQSQ:	150	ps
tQH:	0.38	cycles
tDQSCK:	300	ps
tDQSS:	0.25	cycles
tQSH:	0.38	cycles
tDSH:	0.2	cycles
tDSS:	0.2	cycles
HINIIT:	500	
unit.	500	us
tMRD:	4	cycles
tMRD: tRAS:	4 37.5	cycles ns
tMRD: tRAS: tRCD:	500 4 37.5 13.125	cycles ns ns
tMRD: tRAS: tRCD: tRP:	4 37.5 13.125 13.125	cycles ns ns ns ns
tMRD: tRAS: tRCD: tRP: tREFI:	4 37.5 13.125 13.125 7.8	us cycles ns ns ns ns us
tMRD: tRAS: tRCD: tRP: tREFI: tREFI:	4 37.5 13.125 13.125 7.8 160.0	us cycles ns ns ns us us us
tMRD: tRAS: tRCD: tRP: tREFI: tRFC: tWR:	4 37.5 13.125 13.125 7.8 160.0 10.0	us cycles ns ns us
tMRD: tRAS: tRCD: tRP: tREFI: tRFC: tWR: tWTR:	500 4 37.5 13.125 13.125 7.8 160.0 10.0 4	us cycles ns ns us
tMRD: tRAS: tRCD: tRP: tREFI: tRFC: tWR: tWTR: tFAW:	500 4 37.5 13.125 7.8 160.0 10.0 4 50.0	us cycles ns ns us us ns us
tMRD: tRAS: tRCD: tRP: tREFI: tRFC: tWR: tWR: tFAW: tRRD:	500 4 37.5 13.125 7.8 160.0 10.0 4 50.0 10.0	us cycles ns ns us us ns us

		-0		- 10	.00						
Parameter	Symbol	Min	Max	Min	Max	Min	Max	Min	Max	Unit	Notes
DQ Output Timing											
DQS, DQS# to DQ skew, per ac- cess	^t DQSQ	-	200	-	150	-	125	-	100	ps	
DQ output hold time from DQS, DQS#	tQH	0.38	-	0.38	-	0.38	-	0.38	-	^t CK (AVG)	21
DQ Low-Z time from CK, CK#	¹ LZDQ	-800	400	-600	300	-500	250	-450	225	ps	22, 23
DQ High-Z time from CK, CK#	tHZDQ	-	400	-	300	-	250	-	225	ps	22, 23
DQ Strobe Input Timing											
DQS, DQS# rising to CK, CK# ris- ing	^t DQSS	-0.25	0.25	-0.25	0.25	-0.25	0.25	-0.27	0.27	СК	25
DQS, DQS# differential input low pulse width	^t DQSL	0.45	0.55	0.45	0.55	0.45	0.55	0.45	0.55	СК	
DQS, DQS# differential input high pulse width	^t DQSH	0.45	0.55	0.45	0.55	0.45	0.55	0.45	0.55	СК	
DQS, DQS# falling setup to CK, CK# rising	tDSS	0.2	-	0.2	-	0.2	-	0.18	-	СК	25
DQS, DQS# falling hold from CK, CK# rising	^t DSH	0.2	-	0.2	-	0.2	-	0.18	-	СК	25
DQS, DQS# differential WRITE preamble	tWPRE	0.9	-	0.9	-	0.9	-	0.9	-	СК	
DQS, DQS# differential WRITE postamble	tWPST	0.3	-	0.3	-	0.3	-	0.3	-	СК	
DQ Strobe Output Timing											
DQS, DQS# rising to/from rising CK, CK#	^t DQSCK	-400	400	-300	300	-255	255	-225	225	ps	23
DQS, DQS# rising to/from rising CK, CK# when DLL is disabled	^t DQSCK (DLL_DIS)	1	10	1	10	1	10	1	10	ns	26
DQS, DQS# differential output high time	tQSH	0.38	-	0.38	-	0.40	-	0.40	-	СК	21
DQS, DQS# differential output Iow time	tQSL	0.38	-	0.38	-	0.40	-	0.40	-	СК	21
DQS, DQS# Low-Z time (RL - 1)	^t LZDQS	-800	400	-600	300	-500	250	-450	225	ps	22, 23

macnica

パラメーターの確認方法 (6/9)

the right.

PHY Settings | Memory Parameters | Memory Timing

Apply timing parameters from the manufacturer data sheet

メモリー型番:MT41K128M16JT-125:K

Apply device	preset	ts from the pre	set list on
tIS (base):	140		ps
tlH (base):	210		ps
tDS (base):	40		ps
tDH (base):	110		ps
tDQSQ:	150		ps
tQH:	0.38		cycles
tDQSCK:	300		ps
tDQSS:	0.25		cycles
tQSH:	0.38		cycles
tDSH:	0.2		cycles
tDSS:	0.2		cycles
tinit:	500		us
tMRD:	4		cycles
tRAS:	37.5		ns
tRCD:	13.12	5	ns
tRP:	13.12	5	ns
tREFI:	7.8		us
tRFC:	160.0		ns
tWR:	10.0		ns
tWTR:	4		cycles
tFAW:	50.0		ns
tRRD:	10.0		ns
tRTP:	10.0		ns

1.1.2												1
		DD -8	R3L 00	DD -10	R3L 166	DD -13	R3L 133	DD -16	R3L 500			
Parameter	Symbol	Min	Max	Min	Max	Min	Max	Min	Max	Unit	Notes	
Delay from start of internal WRITE transaction to internal READ command	tWTR		MIN =	greater	of 4CK	or 7.5	ns; MA)	X = N/A		СК	31, 34	
READ-to-PRECHARGE time	^t RTP		MIN =	greater	of 4CK	or 7.5	ns; MA	X = N/A	۸	СК	31, 32	ĺ
CAS#-to-CAS# command delay	tCCD			MIN	= 4CK;	MAX =	: N/A			CK		
Auto precharge write recovery + precharge time	^t DAL		MIN :	= WR +	^t RP/ ^t CK	(AVG)	; MAX	= N/A		СК		
MODE REGISTER SET command cycle time	^t MRD			MIN	= 4CK;	MAX =	: N/A			СК		
MODE REGISTER SET command update delay	tMOD	I	MIN = g	greater	of 12Ck	(or 15	ns; MA	X = N//	4	СК		
MULTIPURPOSE REGISTER READ burst end to mode register set for multipurpose register exit	^t MPRR			MIN	= 1CK;	MAX =	: N/A			СК		

Ex. 動作周波数: 400 [MHz] tCK = 2.5 [ns] Speed bin = -1066
tWTR = 4 CK or 7.5 ns で大きい方を選択 7.5 [ns] を [CK] に直して比較する 7.5 [ns] / 2.5 [ns] = 3.0 [CK] 3.0 と 4 を比較すると 4 の方が大きいので tWTR = 4 [cycles]
tRTP = 4 CK or 7.5 nsで大きい方を選択 4 [CK] を [ns] に直して比較

4 × 2.5 = 10.0 [ns] 10.0 > 7.5 なので 10.0 を採用

macnica

パラメーターの確認方法 (7/9)

PHY Settings | Memory Parameters | Memory Timing

メモリー型番:MT41K128M16JT-125:K

DDR3L-1066 Speed Bin		-18	37E	-1	87		
CL- ^t RCD- ^t RP		7-1	7-7	8-	8-8	1	
Parameter	Symbol	Min	Max	Min	Max	Unit	Notes
Internal READ command to first data	^t AA	13.125	-	15	-	ns	
ACTIVATE to internal READ or WRITE delay time	^t RCD	13.125	-	15	-	ns	
PRECHARGE command period	tRP	13.125	-	15	-	ns	
ACTIVATE-to-ACTIVATE or REFRESH command period	^t RC	50.625	-	52.5	-	ns	
ACTIVATE-to-PRECHARGE command period	^t RAS	37.5	9 x ^t REFI	37.5	9 x ^t REFI	ns	1

Apply timing parameters from the manufacturer data sheet Apply device presets from the preset list on the right.

Apply device	presets iro	in the pres	secusionu
tIS (base):	140		ps
tlH (base):	210		ps
tDS (base):	40		ps
tDH (base):	110		ps
tDQSQ:	150		ps
tQH:	0.38		cycles
tDQSCK:	300		ps
tDQSS:	0.25		cycles
tQSH:	0.38		cycles
tDSH:	0.2		cycles
tDSS:	0.2		cycles
tinit:	500		us
tMRD:	4		cycles
tRAS:	37.5		ns
tRCD:	13.125		ns
tRP:	13.125		ns
tREFI:	7.8		us
tRFC:	160.0		ns
tWR:	10.0		ns
tWTR:	4		cycles
tFAW:	50.0		ns
tRRD:	10.0		ns
tRTP:	10.0		ns

● tINITに関して

- 。 tINIT はリセットが解除されてから CKE がアサートされるまでの時間
- 。 メモリーのプロトコルごとに、JEDEC STANDARD で定義されている
- 。 今回は DDR3(L) なので DDR3 JEDEC STANDARD を参照
- 2. After RESET# is de-asserted, wait for another 500 us until CKE becomes active. During this time, the DRAM will start internal state initialization; this will be done independently of external clocks.



パラメーターの確認方法 (8/9)

PHY Settings Memory Parameters Memory Timing Apply timing parameters from the manufacturer data sheet

● メモリー型番:MT41K<u>128M1</u>6JT-125:K

Apply device	presets f	from the pre	set list on the right
tIS (base):	140		ps
tlH (base):	210		ps
tDS (base):	40		ps
tDH (base):	110		ps
tDQSQ:	150		ps
tQH:	0.38		cycles
tDQSCK:	300		ps
tDQSS:	0.25		cycles
tQSH:	0.38		cycles
tDSH:	0.2		cycles
tDSS:	0.2		cycles
tINIT:	500		us
tMRD:	4		cycles
tRAS:	37.5		ns
tRCD:	13.125		ns
tRP:	13.125	•	ns
tREFI:	7.8		us
tRFC:	160.0		ns
tWR:	10.0	-	ns
tWTR:	4		cycles
tFAW:	50.0		ns
tRRD:	10.0		ns
tRTP:	10.0		ns

			DD -8	R3L 00	DD -1(R3L 066	DD -13	R3L 833	DD -16	R3L 500		
Parameter		Symbol	Min	Max	Min	Max	Min	Мах	Min	Max	Unit	Notes
Maximum refresh	T _C ≤ 85°C	-				64 (1X)				ms	36
period	T _C > 85°C					32 (2X)				ms	36
Maximum aver-	T _C ≤ 85°C	tREFI				7.8 (64n	ns/8192	2)			μs	36
age periodic refresh	T _C > 85°C				:	3.9 (32n	ns/8192	2)			μs	36
Refresh Timing												
REFRESH-to-ACTIV	ATE or RE-	^t RFC – 1Gb			MIN =	= 110; N	1AX = 1	70,200			ns	
FRESH command period		^t RFC – 2Gb			MIN :	= 160; N	1AX = 1	70,200			ns	
		^t RFC – 4Gb			MIN =	= 260; N	1AX = 1	70,200			ns	
		^t RFC – 8Gb			MIN =	= 350; N	1AX = 1	70,200			ns	

。 tREFI は動作温度に応じて設定

tRFC は容量に応じて設定



パラメーターの確認方法 (9/9)

PHY Settings Memory Parameters Memory Timing

Apply timing parameters from the manufacturer data sheet

● メモリー型番: MT41K128M16JT-125:K

Apply device	presets from the pre	set list on the right
tIS (base):	140	ps
tlH (base):	210	ps
tDS (base):	40	ps
tDH (base):	110	ps
tDQSQ:	150	ps
tQH:	0.38	cycles
tDQSCK:	300	ps
tDQSS:	0.25	cycles
tQSH:	0.38	cycles
tDSH:	0.2	cycles
tDSS:	0.2	cycles
tINIT:	500	us
tMRD:	4	cycles
tRAS:	37.5	ns
tRCD:	13.125	ns
tRP:	13.125	ns
tREFI:	7.8	us
tRFC:	160.0	ns
tWR:	10.0	ns
tWTR:	4	cycles
tFAW:	50.0	ns
tRRD:	10.0	ns
tRTP:	10.0	ns

			DD -8	R3L 00	DD -10	R3L)66	DD -13	R3L 333	DD -16	R3L 500		
Parameter		Symbol	Min	Max	Min	Max	Min	Мах	Min	Max	Unit	Notes
ACTIVATE-to-AC- TIVATE minimum command	x4/x8 (1KB page size)	^t RRD	MIN = er of 4 10	great 4CK or)ns	MIN = er of 4 7.5	great- 4CK or 5ns	= MIN er of 6ا	great- 4CK or ns	MIN = er of 4 6	great- 4CK or ns	СК	31
period	x16 (2KB page size)		MIN	= grea 1	ter of 4)ns	CK or	MIN	= great 7.5	er of 4 5ns	CK or	СК	31
Four ACTIVATE windows	x4/x8 (1KB page size)	^t FAW	40	-	37.5	-	30	-	30	-	ns	31
	x16 (2KB page size)		50	-	50	-	45	-	40	-	ns	31
Write recovery ti	ne	^t WR			MIN	= 15ns;	MAX :	= N/A			ns	31, 32, 33,34

Ex. 動作周波数 : 400 [MHz]	tCK = 2.5 [ns]	Page size = 2KB
Page Size = 2KB なので 2KB のと	ころを参照	
・tRRD = 4 CK or 10 nsで大きい方 4 [CK] を [ns] に直して比較 4 × 2.5 = 10.0 [ns] 10.0 = 10 なので 10.0 を採用	を選択	
・tFAW は 2KB page size を参照	して 50.0 ns	

macnica

Appendix: Example Design の作成方法



Example Design の作成方法 1/3

• Example Design の作成

- 。 パラメーター設定後、Finish
- Generation 画面が表示されるので、"Generate Example Design" にチェックを入れて Generate



Example Design の作成方法 2/3

- **Example Design の作成**
 - Example Design の生成フォルダ
 - (コア名) example_design フォルダ example project: Synthesis 用 simulation フォルダ: Simulation 用
 - Example Design コンパイル実行手順 0
 - example project フォルダの gpf を開く
 - Analysis & Synthesis を実行 _
 - (コア名) pin assignments.tcl を実行
 - コンパイルを実行







Example Design の作成方法 3/3

Example Design の作成

 Tool → Programmer → Auto Detect → Change file → sof ファイルを選択 → Start → Successful で書 込み完了



Example Design の構成



参考資料

External Memory Interface Handbook Volume 3: Reference Material

・"13.3. UniPHY-Based Example Designs"を参照



Appendix: EMIF Toolkit の使用方法



EMIF Toolkit の使い方 1/9

● EMIF Toolkit の実行フロー

- 。 EMIF Toolkit オプションの有効化
- 。デザイン作成およびコンパイル
- 。 ボードと PC の接続
- 。ボードの電源投入後 SOF ファイルの書き込み
- 。 EMIF Toolkit を起動しコマンドの実行
- 。 レポート確認
- 。参考資料
 - External Memory Interface Handbook Volume 3: Reference Material
 - ・"17. External Memory Interface Debug Toolkit"の章を参照



EMIF Toolkit の使い方 2/9

- EMIF Toolkit の実行フロー
 - 。 EMIF Toolkit オプションの有効化
 - Diagnostics タブ → Debugging Feature set を Optoin1 を選択し Finish を押して IP を Generate

-
al In
ters s
al



EMIF Toolkit の使い方 3/9

● EMIF Toolkit の実行フロー

- 。 EMIF Toolkit の起動
 - Quartus[®] Prime \rightarrow Tools \rightarrow System Debugging Tools \rightarrow External Memory Interface Toolkit



macnica

EMIF Toolkit の使い方 4/9

● EMIF Toolkit の実行フロー

- 。 EMIF Toolkit のGUI
 - Tasks ウインドウでコマンド実行
 - レポートウインドウにレポートが表示される





EMIF Toolkit の使い方 5/9

● EMIF Toolkit の実行フロー

- ① Initialize connections
- ② Link Project to Device
- ③ Create memory interfaces
- ④ Generate Margining Report
- 5 Rerun Calibration





EMIF Toolkit の使い方 6/9

- EMIF Toolkit の実行フロー
 - Create memory interfaces を実行するとキャリブレーションのサマリー情報を確認可能





EMIF Toolkit の使い方 7/9

● EMIF Toolkit の実行フロー

。 Rerun Calibration を実行すると詳細なキャリブレーション情報を確認可能

	ile Reports	; Help														Search a	ltera.co	m 🧕	
т	asks	다 문 ×	Per D	QS Gro	oup Calibrat	tion													
•	/ 🗾	Create Memory Interface Conn ^	<	Filter>	>														
		Create Efficiency Monitor Conr	Ran	k D	QS Group	Calibratio	n Status	Fai	ling Stage	Re	ad Da	ita Val	id Window (ps) Writ	e Data Va	alid Window	(ps)		
		Create Traffic Generator Conne	0	0		Pass		N/A		111	8			1092		_			
	Y 📂 Me	mory Interface: q_sys:u0 hmc_	0	1		Pass	詳	細な	キャリ	ブレ	/—3	ショ	ン情報を	を確認で	きる				
	× 📂	Commands	0	2		Pass		N/A		111	R			1092					
		Reset External Memory Inte	0	3		Pass		N/A	D	QS Gro	up Margir	ns Obser	ved During Calibr	ation					
un Calibrat	ion の実	enerate Margining Report	0	4		Pass		N/A		Rank	DQS Gr	roup	Read Margin (ps)	Write Margin (os) Data I	Mask Margin (ps)	Write L	eveling Range (ps)	DQS E
		Enable Calibration For All 6	L.						0		0	-!	572 to 572	-546 to 546	-598 to	546	0 to 0		2459
]	Rerun Calibration		DQ Pin N	Margins Obse	rved Before Ca	libration		0		1	-!	572 to 572	-572 to 572	-572 to	572	0 to 0		2446
	L	Terminate Connection		🔍 < <fil< td=""><td>ter>></td><td></td><td></td><td></td><td>0</td><td></td><td>2</td><td></td><td>572 (0 546</td><td>-546 (0 546</td><td>-598 (0</td><td>540</td><td>0100</td><td></td><td>2421</td></fil<>	ter>>				0		2		572 (0 546	-546 (0 546	-598 (0	540	0100		2421
	J 🛌			Rank	DQ Pin	Read Margin	Write Ma	rgin	DM0 Margi o		Q Pin Set	ttings Af	ter Calibration						
<		>		0	0 -	676 to 494	-780 to 36	4	-676 to 520		Rank	DQ Pin	D1 Delay (I/O bi	uffer to input regist	er) Delay (ou	tput register to io	buf D6 [Delay (output register t	to io buffer
R	A 111		8 /LIS		1 -	624 to 598	-780 to 41	6	-676 to 520	0	o	D	3		0		8		
-	Calibra	tion Report ノオルタた	か生成	5	2 -	624 to 546	-676 to 44	2	-676 to 520	0	1	1	0		0		7		
			(0	3 -	676 to 520	-650 to 44	2	-676 to 520	0	2	2 005 Grou	1 In Settings After (alibration	0		4		
	× 📂	Calibration Report	•	0	4 -	780 to 390	-806 to 33	8	-676 to 520	0		< <filte< td=""><td>:r>></td><td></td><td></td><td></td><td></td><td></td><td></td></filte<>	:r>>						
		== Per DQS Group Calibration		0	5 -	624 to 598	-780 to 39	0	-676 to 520	0		Rank	DQS Group	D4 Delay (DQS dela	y chain)	DQ Output Phase	(Deg)	DQS Output Phase (De	Jeg) D
		료 DQ Pin Margins Observed I		0	6 -	650 to 494	-702 to 44	2	-676 to 520		0	0	0 2		9)	18	30	0
		DOS Group Margins Obser		0	7 -	650 to 520	-676 to 44	2	-676 to 520		0	0	1 5	as After Calibration	90)	18	30	0
				0	8 -	806 to 390	-754 to 39	0	-598 to 546		0))	3 Crite	gs After Calibration					
		DQ PIN Settings After Calib		0	9 -	676 to 520	-728 to 44	2	-598 to 546		0)	4 Rank	DQS Group	M1 : D5 Delay	output register to	io buffer)	DM1 : D6 Delay (c	output regis
		DQS Group Settings After (0	o o				3	
		π DM Settings After Calibrati											0	1 0				1	
1													0	2 0				1	

EMIF Toolkit の使い方 8/9

- EMIF Toolkit の実行フロー
 - 。 Generate Margining Report で Calibratoin 後の Margin を確認可能



macnica

EMIF Toolkit の使い方 9/9

- EMIF Toolkit の実行フロー
 - 。 EMIF Toolkit のレポートファイルの保存
 - Report ウィンドウ内でレポート名を選択 \rightarrow 右クリック \rightarrow Export
 - ファイル名を指定して保存





00	,						
35	; Per DQS Group Calibration						; (
37	; Rank	; DQS Group	; Calibration Status	; Failing Stage	; Read Data Valid Window (ps)	; Write Data Valid Window (ps)	; <
39 40 41 42 43	; 0 ; 0 ; 0 ; 0 ; 0	; 0 ; 1 ; 2 ; 3 ; 4	; Pass ; Pass ; Pass ; Pass ; Pass ; Pass	; N/A ; N/A ; N/A ; N/A ; N/A	; 1144 ; 1144 ; 118 ; 1144 ; 1170	; 1092 ; 1144 ; 1092 ; 1092 ; 1092 ; 1092	* * * * * *
44 45	+ ←	+	+		+	-+	-+ •

macnica

HPS ブロックの EMIF Toolkit

- HPS の EMIF は Toolkit をサポートしない
 - 。 HPS からの EMIF デバッグは EMIF Debug Report を使用
 - 具体的な使用方法、レポートの確認方法は
 以下の資料を参照
 - <u>HPS ブロックの EMIF Debug Report</u> 設定/確認方法





© Macnica, Inc.


Revision	日付	概要
1	2020年12月	初版リリース
1.1	2020年12月	P41 「回路図の確認時のチェックリスト」を更新

弊社より資料を入手されたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可なく転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、 弊社までご一報いただければ幸いです。
- 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますので あらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる場合は、英語版の資料もあわせてご利用ください。



MACNICA