# Lattice Radiant Startup Manual



## はじめに

- 本マニュアルはLattice社FPGAデバイス設計ツールRadiantのオペレーションフローマニュアルです
- 新規プロジェクトの作成からデバイスへのフィッティングまでの一連のフローを解説したものです
- 各項目の詳細については、別途LatticeのユーザーマニュアルもしくはツールのHelpをご参照頂くか 弊社技術サポートまでお問い合わせ下さい
- 本マニュアルとLattice社マニュアルに差異があった場合、Lattice社マニュアルを正として扱うよう お願い致します





## Contents

1. プロジェクト作成~デザインエントリー •••P3 2. タイミング制約の設定 •••P24 3. I/Oアサイメント、デバイス全般の設定 •••P32 4. デザインコンパイル~レポート確認 •••P40 5. 消費電力の見積もり •••P60 6. Function  $\overline{2}$ •••P67 7. デザイン書き込み •••P74 8. 実機上での内部波形確認 •••P81





## 1. プロジェクト作成~デザインエントリー



Windowsのスタート > 全てのプログラム> Lattice Radiant Software x.x > Radiant Software x.x > Radiant Softwareまたは、デスクトップやタスクバーに配置したショートカットアイコン からRadiantを起動します。
 画面上のNew Projectアイコン をクリック、またはFile > New > Projectでプロジェクト作成 Windowを開きます。





#### 以下のフローに従い新規プロジェクトを作成します

フォルダ名は半角英数のみで入力し、フォルダパスに全角やスペースが入らないようにして下さい



5

以下のフローに従い新規プロジェクトを作成します





NOWHER but HERE.

# but HERE ×

### 以下のフローに従い新規プロジェクトを作成します

MACN





7

## (参考) Implementationについて

- Radiantは作成したProject単位で管理を行います
- Projectの下にさらに複数のサブProjectを構成でき、サブProjectごとに違う設計データを持たせて デザインの管理を行うことができます。このサブProjectをImplementationと呼びます
- Implementation毎にStrategy(コンパイルオプション)や制約を持たせることができ、全ての Implementationを並列にコンパイルさせ、それぞれのコンパイル結果を比較することもできます





## 既存プロジェクトのオープン

 画面上のOpen Projectアイコン をクリック、またはFile > Open > Projectで既存プロジェクトの 拡張子.rdfファイルを開きます



macnica

## **Project Navigator**

 プロジェクトを新規作成、または既存プロジェクトをオープンすると以下のProject Navigatorの GUIが開きます

民 Lattice Radiant Software - Reports					– 0 ×	
<u>File E</u> dit <u>V</u> iew <u>P</u> roject <u>T</u> ools <u>W</u> indow <u>H</u> elp						
G• 📴• 🗎 🤊 🤊 👗 🗅 🖻 Q	Q Q Q 🖻 🖻 🏠 🛛			• 🔮 🎲 🖪 S	A esd	
▶ Synthesize Design → ▶ Map Design →	▶ Place & Route Design → ▶ Exp	ort Files				
▼	☆ Start Page × 📑 Reports	×			2	
Strategies	Penorts	Lvds71 Project Summary				
E Timing	Reports	Implementation Name:	impl 01	Performance Grade:	9 High-Performar	
Strategy1	Project Summary	Strategy Name:	Strategy1	Operating Condition:		
impl_01 (Synplity Pro)     impl_01 (Synplity Pro)		Strategy Name.	Strategy i	Operating Condition.		
source/lvds71_loopback_top .v	Synthesis Reports	Part Number:	LIFCL-17-9MG121I	Synthesis:	Synplify Pro	
source/lvds71_rx_module.v		Family:	LIFCL	Timing Errors:		
source/lvds71_tx_module.v	Map Reports	Device:	-       □       ×         Image: Image			
source/tx_data_mappenv		Package:	CSFBGA121	Project Updated:	2020/04/01 18:58:	
source/pattern_gen/simple_pattern_gen.v	Place & Route Reports	Project File:	_71LVDS/lvds71.rdf			
<ul> <li>gddr71_tx/gddr71_tx.ipx</li> <li>PTL Filer</li> </ul>		Implementation Location: C:/Projects/Others/CrossLink I		71LVDS/impl_01		
Constraint Files	<ul> <li>Export Reports</li> </ul>					
Testbench Files			Y			
Ivds71_loopback_top - lvds71_loopback_top .v x	🔻 😣 O Errors 🔺 O Warnings 🕕 77 Infos	Group by ID Search			⊵" ×	
<ul> <li>tx_pll(tx_pll_inst) - tx_pll.v</li> <li>simple_pattern_gen(simple_pattern_gen_inst) - sim</li> </ul>	Project (77 infos)					
Ivds71_tx_module(lvds71_tx_module_inst) - lvds71_t	O 2049992 INFO - C:/Projects/Others/CrossLink	:-NX_71LVDS/source/lvds71_loopback_	top .v(1,8-1,27) (VERI-1018) compiling	module lvds71_loopback_top		
Ivds71_rx_module(Ivds71_rx_module_inst) - Ivds71_r						
					A esx	
🗅 File List 🖹 Source Template 🖺 IP Catalog	> Tcl Console	ssage				



#### **Project Navigator** Process Toolbar ■ Toolbar 論理合成、マッピング、配置配線、ファイル出力の ファイル追加、制約設定、消費電力見積もり、シミュレーション等を実行する各種ツールのアイコン プロセスはここで実行します 🜏 Lattice Radiant Software - Reports Ð X File Edit View Project Tools Window 🕒 - 🖪 📓 📓 🧊 🖪 😬 😲 😳 🚯 🎆 🥵 🕰 🐼 $\odot$ IP: 0 Synthesize Design Map Design Place & Route Design Export Files Reports vds7 LIFCL-17-9MG121I Strategies Lvds71 Project Summary E Area Reports = Timing Implementation Name: impl 01 Performance Grade: 9 High-Performar 📝 Strategy1 **Project Summary** Operating Condition: Strategy Name: Strategy1 IND impl\_01 (Synplify Pro) Input Files ■ Tool View Synthesis Reports source/lvds71\_loopback\_top.v source/lvds71\_rx\_module.v 制約設定ツール、配置配線状況確認ツール、レポートビューワ等 source/lvds71 tx module.v Map Reports 12:05: 各種ツールが開きます。複数ツールの表示をタブで切替えます Project View 18:58: Place & Route Reports ・インポート済みファイルリスト/ソース階層表示 Project File: C:/Projects/Others/CrossLink-NX 71LVDS/lvds71.rdf ・ソーステンプレートの表示 Implementation Location: C:/Projects/Others/CrossLink-NX 71LVDS/impl 01 Export Reports ・専用モジュール/IPの生成画面表示 をタブで切り替えて表示します $\mathbb{Z}$ 😢 0 Errors 🔺 0 Warnings 🕕 77 Infos 📮 Group by ID Search Project (77 infos) simple\_pattern\_gen(simple\_pattern\_gen\_inst) - sim.. 2049992 INFO - C:/Projects/Others/Crd ■ Message View Ivds71 tx module(lvds71 tx module inst) - lvds71 t. Ivds71\_rx\_module(lvds71\_rx\_module\_inst) - lvds71\_r. プロセス進行状況、エラー、ワーニングメッセージ等表示されます 確認したいメッセージをタブで切り替えます 🗀 File List 🖹 Source Template 🖺 IP Catalog ▶ Tel Console ⊡ Output 🗊 Message

\*各ビュー右上のDetach Viewボタン 🛃 でビューを別ウィンドウに切り離して大きく表示できます



## 新規デザインエントリー

- New Fileウィンドウを以下のいずれかの方法で開きます
  - A) File > New > File を選択
  - B) Newアイコン 🔓 をクリック
  - C) Implementation名を右クリック > Add > New File





## 新規デザインエントリー

New Fileウィンドウが開いたら以下の手順で新規ソースコードを作成します





## 新規デザインエントリー

新規ソースコードは自動でプロジェクトにインポートされます
 同時にSource Editorが開き、そのままソースコード編集が可能です





## 既存デザインエントリー

- 既存のソースコードはFile > Add > Existing FileもしくはImplementation名を右クリックして Add > Existing Fileを選択します
- Add Existing Fileウィンドウが開きますので、インポートしたいソースコードを選択します

Lattice Radiant	Software - Reports																
<u>F</u> ile dit	New								R Add Exis	ting File						?	×
	New			0.0	0 0				Look in:	C:¥I	Projects¥Others¥Radiant	nt_Example¥source¥impl	.01	- 0 0	0	3 🗉	
	Open			(+) (-)			IPE		My G	omputer	Name 🏛	Size	Туре	Date Modified			
	Add			Existing Fil	e				<b>1131</b> 8		counter.v	408	es v File	2020/0 17:18	3		
	Close C	trl+F4		Existing Si	mulation File		>				rst_gen.v	634	(Bv File	2020/0 18:28	}		
▼ Z Radia	Close All			Existing St	rategy						top.v	007	os vrie	2020/0 19.11			
LIFCL-1	7-9BG256l																
🔻 🚞 Strategi	ies																
= Are	a																
😑 Tim	ing																
C Stra	tegy1	-															
- 🔀 impl_01	I (Synplify Pro)		Open														
The second secon	ut Files		Open V	Vith					File <u>n</u> ame:	rst_ger	ny countery						400
<b>L</b>	source/impl_01/top.v		Open C	Containing Fo	lder				Files of type	Input Fi	les (*.vhd *.v *.sv *.h *.ij	.ipx *.sbx *.vm )			•	r Ga	ancel
Pre-	-Synthesis Constraint Fi	iles	Add			<u> </u>			Copy file	to directo	ry C:/Projects/Others/	s/Radiant_Example/sou	ce/impl_01				
Pos	t-Synthesis Constraint i	Files	Add			·	New File.		(								
E Scri	int Files		Attach	Constraint Fi	le		New Imple	ementation									
Ana	alvsis Files		Clone li	mplementati	on		New Strate	egy									
Pro	gramming Files		Clone S	Strategy			Existing Fi	le									
			Set as A	Active Implen	nentation		Existing Si	mulation Fil	e								
			Remove	e			Existing St	trategy									
Unable to display h	ierarchical tree due to s	source file i	parsing	x													



## 専用モジュールの生成

- Project View下部のタブからIP Catalogを選択、もしくはToolbarからIP Catalogアイコン im を クリックします
- 生成したいモジュールをダブルクリック(ここでは例としてPLLを選択)

民 Lattice Radiant Software - Reports				_	o x		
<u>File E</u> dit <u>V</u> iew <u>P</u> roject <u>T</u> ools	<u>W</u> indow <u>H</u> elp						
G• 🖬 🖻 🖱 C		i q q E <b>F</b> 🏠 🚊			🕢 »		
Synthesize Design	⇒ ► Map Design → ►	Place & Route Design	: Files				
🗊 🗊 😂 🛓	🖉 × 🗂	Start Page 🛛 🛛 🚊 Reports	× 📝 counter.v 🛛 🗙		Z		
IP on Local IP on Server	₹.						
Module/IP on Local  Module		Reports	Radiant_Example Project	Summary			
Architecture_Modules				18 /	Performa		
I2CFIFO	1.0.0 (1)IP	Catalogタノ、もしくはノ	イコンをクリックし(『	前く ,	Operating		
	1.0.0		Part Number:	LIFCL-17-9BG256I	Synthesis		
🔤 PLL	1.0.1	• Synthesis Reports	Family:	LIFCL	Timing Er		
	-		Davias		Droject C		
②生成したいモジュ	ールをダブルクリック	Map Reports	Device.	LIFGL-17	Flojeci Ci		
			Package:	CABGA256	Project U		
🔤 Adder_Subtractor	1.0.0	Diace & Route Reports	Project File:	C:/Projects/Others/Radiant_Exam	:/Projects/Others/Radiant_Example/Radiant_		
🖅 Barrel_Shifter	1.0.0						
🔤 Comparator	1.0.0						
The Convert	100	🛿 U Errors 🛛 🔺 U Warnings 🛛 🕕 2 Intos	Group by ID Search		Ľ ×		
The Counter	1.0.0 Projec	t (2 infos)					
Test LESR	1.0.0	2049992 INFO - C:/Projects/Others/Radiant_Exa	mple/source/impl_01/counter.v(1,8-1	,15) (VERI-1018) compiling module co	unter		
Mult Accumulate	1.1.0						
₩ Mult_Add_Sub	1.1.0						
과 Mult Add Sub Sum							
🗅 File List 🖹 Source Templati 🖺 IF	P Catalog	Fol Console 🛛 🖻 Output 👘 Messa	age				



## 専用モジュールの生成

■ Module/IP Block Wizardが開きますので、以下の手順でモジュールを生成します

Module/IP Block	Wizard	
Generate Compo This wizard wil the following in	nent from Module pII Version 1.0.1 I guide you through the configuration, generation and instantiation of this Mod formation to get started.	dule/IP. Please enter
③モジコ	ール名を入力	
Component name:	pll_mod	8
Create in:	C:/Projects/Others/Radiant_Example	Browse
	④Nextをクリック	Next > Cancel



\*モジュールのパラメータ内容の詳細に関しては Lattice社HPに掲載されている 各デバイスの専用モジュール向けに用意されたApplication Noteや Project Navigator上部のHelpからLattice Radiant Software Helpを ご参照下さい



## 専用モジュールの生成





## (参考)専用モジュールのファイル構成



#### xxx.ipx

→ 生成したモジュールの管理ファイルです。ダブルクリックするとモジュールの 編集画面が開きます。このファイルがインポートされている場合のみ 以下の構成ファイルがプロジェクトビューに同時表示されます

#### xxx.v(または.vhd)

→ モジュールのソースファイルです。このソースファイルかipxファイルの いずれかがプロジェクトにインポートされている必要があります

#### xxx.Ldc

→ モジュールに付帯する制約ファイルです

xxx.tb\_top.v → 生成したモジュールのシミュレーション用テストベンチファイルです

#### xxx.cfg

→ モジュールのコンフィグレーションファイルです。モジュール構成の概要を 示しています



Project View下部のSource Templateを開くと各デバイスに用意されたコンポーネント(専用モジュールやFF、I/Oバッファ等)のプリミティブ記述を参照したり、ユーザーがよく使うソース記述をテンプレートとして記憶させることができます

主ににユーザーのテンプレート記憶用途として使用して下さい。こちらに用意されているプリミティブ記述 をソースファイルに記述して使用することは特定の場合を除き基本的に推奨致しません。必要な専用 モジュールはIP Catalogから生成して使用して下さい。



Source Templateからプリミティブ 記述を参照できますが、特定用途を 除き、基本的に使用を推奨しており ません。専用マクロはIP Catalogから 生成して下さい



Lattice Radiant Software - Device Constraint Editor

File Edit View Project Design Tools Wind

User Templateに新規テンプレート を追加し、Copy & Pasteで使用 することは問題ありません



## デザインエントリー確認

デザインエントリーが正しく行われた場合、ツールがTopモジュールを自動認識し、太字で表示します
 同時にProject View下部のモジュール階層構造が正しく表示されます



macnica

## 論理合成の実行

- Process ToolbarのSynthesize Designをクリックして論理合成を実行します
   論理合成が成功すると緑のチェックマークが表示されます
- 各プロセス実行時に出力するファイルはExport Files右側のアイコンをクリックすることで設定可能です





## (参考) Synplify ProによるRTL Viewの確認

Synplify Proに付属のRTL Viewで論理合成後の回路がシンボル接続で表示できます
 Process ToolbarのSynplify Proアイコン をクリックして立ち上げ、論理合成を実行します

Synplify Pro上のRTL Vewアイコンをクリックします







# 2. タイミング制約の設定



## **Timing Constraint Editor**

- タイミング制約の設定はTiming Constraint Editorで行います
- Synthesize Designが完了している状態でTools > Timing Constraint Editor > Post Synthesis Timing Constraint Editorもしくは、ToolbarのTiming Constraint Editor アイコン ⑤ からPost Synthesis Timing Constraint Editorを開きます





## Fmax(最大動作周波数)制約

- Fmax制約の設定はClockタブもしくはGenerated Clockタブで行います
- Object Clockセルをダブルクリックすると、クロックタイプの選択画面を表示させることができます
- 下図を参照してクロックタイプを選択し、その他のパラメータを設定します
- 制約を削除する場合は右クリックでRemove Rowを選択するか、Disableにチェックを入れることで設定 そのものは残したまま制約を外すことができます

Post-Synthesis Timing Constraint	t Editor				- 🗆 X
<u>F</u> ile <u>E</u> dit <u>W</u> indow <u>H</u> elp					
					■ Clock Name クロック名。Object Clockを選択すると自動で入力さ わます
Disable Object Clock	Clock Name	Waveform (ns)	Period (ns)	Frequency (MHz	Hz)
get_ports clk	clk	0;25	50.000	20	■ Waveform (ns)
	© Object E	dit CLOCKPORT V		? ×	クロックテューティを設定できます。 例えば周期50nsのク ロックに対し、0;25と設定した場合、0nsで立ち上がり、 25nsで立ち下がる設定になり、デューティ比50:50の
Clock Generated Clock All Constraints (Using drag and drop	Clock Late Available C to reorder the c	)bjects <		pacitance	を おかりになります。 空棟の場合、 テユーティエによら0:50に なります
(Auto) create_generated_clock -nan create_clock -name {clk} -period 50 set_false_path -from [get_ports {data set_input_delay -clock [get_clocks cl	-wavefo a_i[3] dat lk] 5 [get •CLOCKP	Type ORT : ピンからの	入力クロック信号		<ul> <li>              ■ Period (ns) / Frequency (ns)             クロックの周期 / 周波数を入力します。どちらか片方を             入力すると他方は自動入力されます      </li> </ul>
set_output_delay -clock [get_clocks set_load 3 [get_ports {data0_o[7] dat	<sup>clk] 5 [g</sup> ta0_o[6] •CLOCKN	IN : インスタンス IET : 内部クロック	またはピンからの 「信号	クロック信号	[1] data0_0[0]}]
	*ピン入力? ではなくC	フロックに制約をかり LOCKPORTを選	ける場合は、CL 択して下さい	OCKPIN	
macnica			ОК	Cancel	Confidential

## Fmax(最大動作周波数)制約

- Generated Clockタブでは内部生成クロックに対して制約を設定できます
- Object Clockセルをダブルクリックすると、クロックタイプの選択画面を表示させることができます
   内部PLLで生成するクロック等はここに自動で制約が入力されます

Post-Synthesis Timing	Constraint Editor				_		×	
<u>F</u> ile <u>E</u> dit <u>W</u> indow <u>H</u>	lelp							
	C							
Disable	Object Clock	Source	Multiply Factor	Duty Cycle		Ec		
get_pins u_pll_mod/ lscc_pll_inst/ u0_PLL.PLL_inst/CLKOP		get_pins u_pll_mod/ lscc_pll_inst/ u0_PLL.PLL_inst/REFCK	pll_clk		4			
	get_nets div4_clk	get_ports clk	div4_clk	4				
Clock Generated All Constraints (Using drag (Auto) create_generated_co create_clock -name {clk} - create_generated_clock -n set_false_path -from [get_] set_input_delay -clock [ge set_output_delay -clock [ge set_load 3 [get_ports {data	Clock Clock Latence and drop to reorder the con clock -name {pll_clk} -source period 50 -waveform {0 25} name {div4_clk} -source [get ports {data_i[3] data_i[2] da et_clocks clk] 5 [get_ports {d get_clocks clk] 5 [get_ports {d}	y Clock Uncertainty astraints) <i>e [get_pins u_pll_mod/lsco</i> [get_ports clk] t_ports clk] -divide_by 4 [get_ ta_i[1] data_i[0]}] -to [get_l lata_i[3] data_i[2] data_i[1] (data0_o[7] data0_o[6] data 5] data0_o[4] data0_o[3] da	Clock Group <i>pll_inst/u0_PLL.PLL_</i> et_nets div4_clk] ports {data2_o[3] data data_i[0]}] a0_o[5] data0_o[4] dat ta0_o[2] data0_o[1] d	Load Capacitance inst/REFCK] -multiply_by 2_o[2] data2_o[1] data2_o :a0_o[3] data0_o[2] data0 ata0_o[0]}]	<ul> <li>■ Source</li> <li>その内部生成クロックの</li> <li>■ Name</li> <li>Object Clockを選択</li> <li>■ Divide Factor / I</li> <li>ソースクロックから見たろ</li> <li>■ Duty Cycle</li> <li>■ Duty Cycle</li> </ul>	なクロック信号な の元となるソー マすると自動で Multiply Fa 分周率 or 低	を選択し スクロッ へ入力さ たCtor た倍率を	します クを選択しま <sup>、</sup> れます た入力します



## **Input Delayの設定**

MACN



- Input Delayとは入力データのクロックに対する遅延設定で、クロック周期からSetup Timeを引いた値、つまり前段デバイスのClock to Output Timeに相当します
   工業も発展して期後のたちまえず、しい基準クロック、パーン、クロック周期からSetup Timeを
- 下図を参照して制約を与えるポートと基準クロック、パラメータを設定します



## **Output Delayの**設定



 Output Delayとは出力データをラッチするクロックエッジのデータに対する遅延の設定で、クロック 周期からClock To Output Timeを引いた値、つまり後段デバイスのSetup Timeに相当します
 下図を参照して制約を与えるポートと基準クロック、パラメータを設定します





## その他のタイミング制約(Min/Max Delay, Multicycle, False Path)



- 詳細なパス間の最大・最小遅延制約、マルチサイクル制約、False Path制約はTiming Exceptionタブから設定可能です
- 非同期クロックドメインのデータ受け渡しの際のタイミング制約や、解析対象から外したいパス等は ここから設定します

🕒 Post-S	Synthesis Timing Constrain	nt Editor			_		set_max_delay:指定パス間の最大遅延制約設定
<u>F</u> ile <u>E</u> di	t <u>W</u> indow <u>H</u> elp					2	set_min_delay:指定パス間の最小遅延制約設定
							set multicycle path:マルチサイクルパス設定
							 set false path:解析対象外パスの設定
Disable	Constraint Type	From	Rise From	Fall From	То	Rise To	
	set_multicycle_path	get_clocks clk			get_clocks pll_clk		■From / To
	set_multicycle_path	get_clocks clk			get_clocks pll_clk		制約の起点と終点を設定します
	set_false_path	get_clocks div4_clk			get_clocks clk		
		aet cells			get cells		■Max / Min delay
	set_max_delay	{u_crossclk_test0/ data_ff1_reg[0].ff_inst}			{u_crossclk_test0/ data_ff2_reg[0].ff_inst}		Max Delay制約、Min Delay制約の制約値を設定します
ock	Clock Latency Cl	lock Uncertainty Clo	ck Group — Load Cap	acitance Input/Outp	ut Delay	ception ( )	■Setup / Hold
All Constr	ainto (Ulaing drag and drop	to reorder the constraints)					■ Setup / Hold フルチサイカル制約において、サイカル数Nを増すTwSをCotup
elav -cloc	k [get clocks clk] -max 10	[get ports {data0 o[3] data	0 o[2] data0 o[1] data0 o[	0]}]			
elay -cloci	k [get_clocks clk] -min 5 [g	get_ports {data0_o[3] data0_	_o[2] data0_o[1] data0_o[0]	31			別件が エッンに9るかFOUU(別件が)エッンに9るか迭かしま9 (ナ図の短近エッンジ会昭) Cature 側に制約なかはスト 同時に
ups -grou	ip [get_clocks clk] -group	[get_clocks div4_clk] -logic	ally_exclusive				(工区の時灯エッンジャン) Setup測に利利をかけると、回時に
i -from [g v -from [a	et_clocks div4_clk] -to [ge iet_cells {u_crossclk_test0/	et_clocks clk] /data ff1 reg[0].ff inst}] -to	faet cells {u crosscik test0	)/data ff2 reg[0].ff inst}] 10	1		HOID側に自動で制剤がかかり、タイミンクエラーとなる場合かめり
)	, (,,,	aataeğtəjstij te	[g:]::::::(:]:::::::::::::::::::::::::::	,			ます。この場合Hold側にも個別に制約をかける必要かあります
h/~~	バータンナビューナントナス						
パニン	ツ州和にのいる	の用作れてエッン					マルナサイクル制約のサイクル数を达信側クロックでカリントする
1							(start)か、受信側クロックでカウントするか(end)を選択します
	N	=1 N=2	N=3	N=	1 N=2 3	N=3	■ Multiplier
² ↑			CLK2				マルチサイクル制約のサイクル数Nを設定します
	Set	up側			Hold側		



## その他の制約(Load Capacitance)

- 出力ポートに対して、接続先の負荷容量の設定が可能です。出力タイミング解析時に負荷容量を 加味した解析が行われるようになります
- タイミング解析の他に、SSOアナライザを使用した同時スイッチングノイズの影響度解析にもここで設定された負荷容量が使用されます

🕒 Post-	Synthesis Timing Constrain	nt Editor					_		×
<u>F</u> ile <u>E</u> d	it <u>W</u> indow <u>H</u> elp								⊾
B	90			■Por 自荷宓	t S暑設定を与え	スポートを選択します	t		
Disable	Port	Load		只问日			<b>,</b>		
	get_ports {data0_o[7] data0_o[6] data0_o[5] data0_o[4] data0_o[3] data0_o[2] data0_o[1] data0_o[0]	3.000		■Loa 負荷容	d 泽重値(pf)を	設定します			
Clock	Generated Clock	Clock Latency	Clock Unce	ertainty	Clock Group	Load Capacitance	Input/Output Delay	Timin	g Ex ∢ ▶
All Const	aints (Using drag and drop	to reorder the constrai	ints)			· · · · · · · · · · · · · · · · · · ·			
(Auto) ci create_cl create_g set_multi set_multi	reate_generated_clock -nai ock -name {clk} -period 50 enerated_clock -name {div icycle_path -setup -end -fr icycle_path -hold -end -frc	<i>me {pll_clk} -source [ge</i> 0 -waveform {0 25} [get 4_clk} -source [get_por rom [get_clocks clk] -to om [get_clocks clk] -to	et_ <i>pins u_pll_mo</i> _ports clk] rts clk] -divide_b o [get_clocks pll_ [get_clocks pll_c	od/lscc_pll_ oy 4 [get_ne _clk] 2 clk] 2	inst/u0_PLL.PLL_inst	t/REFCK] -multiply_by 4 [ge	t_pins u_pll_mod/lscc_pll_	inst/u0_PL	L.PLL_





# 3. I/Oアサイメント、デバイス全般の設定



## **Device Constraint Editor**

- 入出力信号のI/OへのアサイメントDevice Constraint Editorで行います
- Synthesize Designが完了している状態でTools > Device Constraint Editorもしくは、 ToolbarのDevice Constraint Editorアイコン III から開きます





## **Device Constraint Editor**

NOWHER but HER

#### Device Constraint EditorのGUIは以下のようになっています



## Spreadsheet View

 Spreadsheet ViewのPortタブではピンアサインやI/O Type(電圧スタンダード)等を表形式の シートで細かく設定できます

👫 Device Constraint Editor

<u>File Edit View Design Window H</u>elp

	Name	Group By	Pin	BANK	IO_TYPE	CLAMP	DIFFDRIVE	DIFFRESISTOR	DRIVE	GLITCHFILTER	HYSTERESIS	OPENDRAIN	PULLMODE	SLEWRATE	TERMINATION	VREF	
	🔻 🗦 All Port	N/A	N/A	N/A													
H	🔻 📄 Input	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	
	🝷 🔝 Clock	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	N/A	
	🔊 clk	N/A	L7	5	LVCMOS33	ON	NA	OFF	NA	ON	ON	OFF	DOWN	NA	OFF		
	📄 count_en_i	N/A	F16	1	LVCMOS33	ON	NA	OFF	NA	ON	ON	OFF	DOWN	NA	OFF		
88	data_i[0]	input_gr	G9	1	LVCMOS33	ON	NA	OFF	NA	ON	ON	OFF	DOWN	NA	OFF		
	data_i[1]	input_gr	C13	0	LVCMOS33	ON	NA	OFF	NA	ON	ON	OFF	DOWN	NA	OFF		
	data_i[2]	input_gr	E16	0	友凯宁西		****			1							
	data_i[3]	input_gr	E14	1	合設止坦	項目の内容は以下の通りぐす ス及び11/0バンクや入出力設定によって設定可否が変わります											
0.05	resetn	N/A	C12	0	*デバイスフ												
~~	🔻 📒 Output	N/A	N/A	N/A	J / ( ) //	201/		ЛЦЛЛКА			1/3 2/17 76	2					
	data0_0[0]	N/A	F15	1	DIN		<b></b>			1 + 1 + +							
	data0_o[1]	N/A	G11	1	PIN		:四亡道	国したいビン省	昏亏を、	人力します							
<b>II</b>	data0_0[2]	N/A	G13	1	BANK		:配遣	置したいI/O/	じンクを	入力します	(PINを設え	官すると、こ	ちらも自動	動的に設定	定されます)		
	data0_o[3]	N/A	F14	1	IO_TYPE		: I/O	スタンダードを	を設定	します							
	data1_0[0]	N/A	G15	1	CLAMP		: クラ	ンプダイオート	ドのON	/OFF設定 <sup>-</sup>	です						
	data1_o[1]	N/A	C15	0	DIFFDRI	VF	・差重	カ出力のドラ	イブ雷	,							
	data1_0[2]	N/A	C14	0			D・羊魚	カス カの内 A	収約定	の値田・不信	市田を選択	੫.≠ਰ					
	data1_o[3]	N/A	D16	0		1312	N ・/王玉 - ドニ	ノブ雨、古店も	Pホミ의Ⅲ こ言ル・中ロ	の反用の内。 キオー山も	又口で医い	いより 記字可坐:	~ <del>.</del> .				
	data2_o[0]	N/A	G10	1			יכיז : - ר	1ノ電流個で		しまり。 武力	こくにのみ	<b>政</b>	09				
	data2_o[1]	N/A	D12	0	HYSTER.	ISYS	:人力	コヒンのヒステ	リシス	设正です	<i></i>						
	data2_o[2]	N/A	E15	0	OPENDR	AIN	:出た	コビンをオーフ	アンドレ	インにします	(High出	カがHi-zと	出力になり	)ます)			
	data2_0[3]	N/A	F11	1	PULLMO	DE	:内部	『プルモードを	設定し	<i>」</i> ます							
	data3_0[0]	N/A	D11	0	SLEWRA	TE	: 各元	「バイスに用意	意された	出力スルー	・レートを設	定できます	。設定の	差はIBIS	Sモデルで確	認できる	
Port         Pin         Global         SSO         VREF         :参照電圧が必要な入力の参照先設定。参照先はGlobal Preference										erence	設定します						

#### macnica

ĸ
## **Spreadsheet View**

Spreadsheet ViewのPinタブではI/OのDual Functionを確認しながらピンアサインが可能です
 I/O TYPE等の細かい設定はPortタブで行う必要があります

Pin	Pad Name	Dua	l Functio	n		Polarity	BANK	BANK_VCC	IO_TY	/PE	Signal	Jame	Signal Type			
Bank0	N/A	N/A				N/A	N/A	N/A	N/A		N/A		N/A			
<ul> <li>Diff_D16_D15</li> </ul>	N/A	N/A				N/A	N/A	N/A	N/A		N/A		N/A			
D15	FIO:PT63B	MD2/SD6/S2_OUT				Neg	0	Auto	LVCM	IOS33(LVCMOS33)	data0_o	[0](d		Signa	il Nam	1e
D16	FIO:PT63A	MISO/MD1/SD5/S2_IN/OSC_H	HI			Pos	0	Auto	(LVCN	MOS33)	(uotory)	יוניטי		<sub>を</sub> ぶず।	しカロッノ	7
<ul> <li>Diff_E15_E16</li> </ul>	N/A	N/A				N/A	N/A	N/A	N/A		N/#		N/A			, 
E15	FIO:PT67A	S7_IN				Pos	0	Auto	(LVCN	MOS33)	data2_c	o[2])	<ul> <li>(Output)</li> </ul>			
E16	FIO:PT67B	S7_OUT		ccion Dinc		Í							2	×		
<ul> <li>Diff_D12_C13</li> </ul>	N/A	N/A		ssign Pins									:	^		
C13	FIO:PT65B	MCSNO/MSDO/S6_OUT	Signa	l Types		Clock		🔽 Inpu	ut	<u>V</u> <u>O</u> u	Itput		<u> ─</u> <u>B</u> i-direct	tion		
D12	FIO:PT65A	MD3/SD7/S6_IN/OSC_BURST	Sort		(	🔵 Alphanu	umeric	🔵 Bus	: <u>E</u> lemer	nt						
▼ Diff_C15_C14	N/A	N/A	Pin	Pad Name	BANK	Polarity	Signa	al Name	Type	ignal Name	O TYPE	Assi	igned Pin	THE .		
C14	FIO:PT61B	MOSI/MD0/SD4/S1_OUT	Dar	FIO-DTC2D	0	Nee			0			245	girou i iri			
C15	FIO:PT61A	MCSN/S1_IN/PCLKT0_1	DIS	FIO:P163B	0	Neg	data0_o	0]	0u···	data0_0[0]	LVGM… L	J15				
<ul> <li>Diff_C16_B16</li> </ul>	N/A	N/A							Ou···	data [0]	LVCM					
B16	FIO:PT59B	DONE/S0_OUT							0	101	D OM:					
C16	FIO:PT59A	MCLK/S0_IN/PCLKT0_0							00	0, 570[0]	LVCM					
<ul> <li>Diff_D11_C12</li> </ul>	N/A	N/A							0u	data3_o[0]	LVCM···					
C12	FIO:PT57B	PROGRAMN		<u> </u>			/	-	0	data0_a[1]	D CM					
D11	FIO:PT57A	INITN		(2)ア+	ナイン	したし	い信号	5	Ou	data0_0[1]	LACINI					
Bank1	N/A	N/A		ーた	ミニット	<i>ド</i>		f	Ou···	data1_o[1]	LVCM					
<ul> <li>Diff_F16_G15</li> </ul>	N/A	N/A		ا ے،	· <b>J</b> . J. J.		·ロツノ	'	0	data3 o[1]	LVCM					
F16	FIO:PR13A	PCLKT1_1							Ou-M	uata5_0[1]	LAOM			_		
G15	FIO:PR13B	PCLKT1_0/EIO							Ou···	data2_o[1]	LVCM···					
<ul> <li>Diff_F14_F15</li> </ul>	N/A	N/A							0u	data0 o[2]	LVCM					
Port Pin G	lobal SSO												$\frown$ .		<u> </u>	



## **Spreadsheet View**

Spreadsheet ViewのGrobalタブではデバイスのコンフィグレーション関連ピンの有効・無効設定 等の全般的な設定を行うことができます

<b>8</b> -	Device Constraint Editor		-	$\times$
<u>E</u> il	e <u>E</u> dit <u>V</u> iew <u>D</u> esign <u>W</u> indow <u>H</u> e	elp		_ <u>⊾</u> ⊺
100		0		
		Q		
	Name	Value		
	Junction Temperature(T)(C)	100		
M	Voltage (V)	0.95		
-2	▼ SysConfig			
R	SLAVE_SPI_PORT	DISABLE		
	MASTER_SPI_PORT	DISABLE		
88	SLAVE_I2C_PORT	DISABLE		
	SLAVE_I3C_PORT	DISABLE		
	JTAG_PORT	DISABLE		
	DONE_PORT	DISABLE		
[005]	INITN_PORT	DISABLE		
~^^	PROGRAMN_PORT	DISABLE		
	BACKGROUND_RECONFIG	OFF		
	DONE_EX	OFF		
	DONE_OD	ON		
=	MCCLK_FREQ	3.5		
	TRANSFR	OFF		
	CONFIG_IOSLEW	SLOW		
U	CONFIG_SECURE	OFF		
	WAKE_UP	ENABLE_DONE_SYNC		
	COMPRESS_CONFIG	OFF		
	EARLY_IO_RELEASE	OFF		
	BOOTMODE	DUAL		
	CONFIGIO_VOLTAGE_BANK0	NOT_SPECIFIED		
	CONFIGIO_VOLTAGE_BANK1	NOT_SPECIFIED		
	Port Pin Global	SSO		



# Package View

- Package ViewではNetlist Viewに表示されているPortの信号をドラッグ&ドラッグによって グラフィカルにピンアサインが行えます
- ViewでTop View/Bottom Viewの切り替えや、差動ペアの表示も可能です





# (参考) SSO解析

- Spreadsheet ViewのSSOタブでSSO(同時スイッチング出力)の影響確認用の設定を行い、 Package View上で影響度の確認を行うことができます
- 予めTiming Constraint EditorのLoad Capacitance設定で出力先の負荷容量の制約をか けておく必要があります

							👫 Device Constrain	t Editor *		— C	) X
P [	evice Constraint Editor *					- 0	File Edit View	Design Window	Help		2
<u>F</u> ile	<u>E</u> dit <u>V</u> iew <u>D</u> esign <u>V</u>	<u>V</u> indow <u>H</u> elp					· ·	,			_
								$\Theta$	QQ		
			2								
	Name	Outload (pF)	Ground plane PCB noise(mV)	Switching ID	SSO Allowance(%)	Power plane PCB noise(mV)					
	🔻 🗦 All Port	N/A	0.00		100.00	-0.00	Ball .		Bottom View : LIFCL-17-CABGA256		
	🝷 🧲 Output	N/A	N/A	N/A	N/A			7	SSO Analysis: Pin Results		
-2	data0_o[0]	3.000000	50	group0	100.00			16 15 14	13 12 11 10 9 8 7 6 5 4 3	21	
	data0_o[1]	3.000000	50	group0	100.00	Show SSO V	/IeWを選択	ADDD			
	data0_o[2]	3.000000	50	group0	100.00	-50		в 🌔 🖻 🔄			
88	data0_o[3]	3.000000	50	group0	100.00	-50	88	C 🔢 💽 🍥		$\Rightarrow$	
	data1_0[0]	0.00	0.00		100.00	-0.00		D 🕘 🕘 📄		As As	
•••	(1)Snroadsho	ot Viow	のSSOタブで必要ナ	い設定を行	テいます			E 💽 🕘 🖸	🛛 🔄 🛛 ③パッドにカーソルを含	合わせると	_
				ትወረኦሮግ	10,4 2			F 🕞 💮 📴	◎ ■ ● ● 解析結果が表示さ	⁺わます	
DOS	Outload(pf) :	:出力先の	D負荷容量制約。Ti	ming Co	nstraint Edi	torで設定	1.5	GBFB			
~^^	Ground plane	PCB noi	se (mV) : PCB 🗄	でGNDプL	ノーンに想定さ	れるノイズ量		HEEF	Pin pamerG12		
82	Switching ID :	同時スイ	ッチングする出力グル	ープに同じ	グループ名を言	公定 ————————————————————————————————————		JDDT	Pad name:PR11B		
	SSO Allowance	e (%)	デバイスの許容値の	可いを招う	スとエラー表示	まるか設定	(B=1)	KEEE	Bank:1		
	Dowor plana D	C(70)		う んで 起 へ : 重 活 プレー	- いに相守さわ				Differential pin:NEG		
E				电応ノレー		るノイス里			Complement pin:	E E	
	data3_o[1]	0.00	0.00		100.00	-0.00		NBBD	Pin name:G11		
	data3_0[2]	0.00	0.00		100.00	-0.00			SSO Status:		
•	data3_o[3]	0.00	0.00		100.00	-0.00		B	Pin Result:Passed		
	Port Pin (	Global SS	50						Pin SSO Drop: -56.99 mV, 4.38%		
									Bank Result:Passed		
									Bank Based SSO: 59.66 mV		
									IOBuf info:		





# 4. デザインコンパイル~レポート確認



# 配置配線の実行

- Process ToolbarのPlace & Route Designをクリックして配置配線を実行します
- Map Design (論理回路の実リソースへのマッピング)から順番に行っても良いですが、Place & Route Designを実行すれば自動的にMap Designも実行されます
- Map Design, Prace & Route Designが成功すると緑のチェックマークが表示されます





## **Map Reportの確認**

Map Reportではリソース使用状況の確認ができます
 Reportsアイコン をクリックし、レポート画面を表示します
 Reportsの項目でMap Reportsを選択します

#### Lattice Radiant Software - Reports П X File Edit View Project Tools Window Help 🔓 - 📄 - 📄 🗥 (\* 👗 (\*) (\*) 🕀 🗨 🔍 🖉 📑 📑 E - 🚇 🚱 🚺 eSDK Synthesize Design Map Design Place & Route Design Expor Map Design completed with warning A Start Page F Device Constraint Editor 2 × Reports impl\_01 (Synplify Pro) 💌 📄 Input Files source/impl\_01/top.v Radiant Example Project Summary Reports source/impl\_01/rst\_gen.v source/impl 01/counter.v Implementation Name: impl\_01 Performance Grade: 9\_High-Performance\_1.0V source/impl\_01/crossclk\_test.v Project Summary Strategy Name: Strategy1 Operating Condition: IND pll\_mod/pll\_mod.ipx RTL Files Part Number: LIFCL-17-9BG256I Synthesis: Synplify Pro Synthesis Reports Constraint Files Place & Route, 0 (setup), 0 Family: LIFCL Timing Errors: Testbench Files (hold) pll\_mod.cfg Map Reports Device: LIFCL-17 Project Created: 2020/04/14 09:59:30 source/impl\_01/clk\_div.v Package: CABGA256 Project Updated: 2020/04/21 13:46:21 Pre-Synthesis Constraint Files Place & Route Reports Post-Synthesis Constraint Files C:/Projects/Others/Radiant\_Example/Radiant\_Example.rdf Project File: constraint 01.pdc Implementation Location: C:/Projects/Others/Radiant Example/impl 01 Debug Files Export Reports Script Files pll\_sim\_test/pll\_sim\_test.spf Misc Reports Resource Usage analysis Files top - top.v ∠" × 🔻 🔻 🛽 🗛 Triange 👘 Triange 🚺 108 Infos 🛛 📮 Group by ID 🛛 Search rst\_gen(u\_rst\_div4\_clk) - rst\_gen.v A 1009991 WARNING - CM\_CELLCONTEXT::getSourceClocks. Requested pin index 3 is not an output clock in cellmodel SIOLOGIC CORE. rst gen(u rst clk) - rst gen.v pll\_mod(u\_pll\_mod) - pll\_mod.v Place & Route (255 warnings, 1 infos) crossclk\_test(u\_crossclk\_test1) - crossclk... A 1027013 WARNING - No pin matched 'u\_crossclk\_test0.data\_ff2\_reg[0].SLICE\_23/LSR u\_crossclk\_test0.data\_ff2\_reg[0].SLICE\_23/CE'. crossclk\_test(u\_crossclk\_test0) - crossclk... A 1009991 WARNING - CM\_CELLCONTEXT::getSourceClocks. Requested pin index 3 is not an output clock in cellmodel SIOLOGIC\_CORE. counter(u counter div4 clk) - counter.v 62244000 INFO - The external feedback signal pll\_clk for PLL\_CORE instance u\_pll\_mod.lscc\_pll\_inst.u0\_PLL.PLL\_inst will use the primary clock network. counter(u counter clk) - counter.v 🗀 File List 🖹 Source Template 🖺 IP Catalog ▶ Tcl Console ⊡ Output 📑 Message



# Map (Map Report)の確認

- デバイスの基本的なリソース(LUT、SLICE、Register、EBR、DSP、PLL、OSC、I/O Logic等)の 使用状況の確認はMapのDesign Summaryで行います
- 右上のContentsボタンにカーソルを合わせると、レポートコンテンツが表示されます
- 確認したいコンテンツをクリックすると、その記載箇所にジャンプします

Reports	- 0	Х
<u>F</u> ile Edit View <u>W</u> indow		
Reports	Мар	
Project Summary	Design Summary	
Synthesis Reports	Number of SLICE registers: 31 out of 13824 (C18) Number of PIO Input registers: 4 out of 7 Contents Number of PIO Output registers: 4 out of 7	
	Number of PIO Tri-State registers: 0 out of 7 Design Information Number of LUT4s: 9 out of 13824 (<1%) Design Summary	
✓ Map	Number used as distributed RAM: <ul> <li>Design Enors/warnings</li> <li>IO (PIO) Attributes</li> <li>Removed logic</li> <li>Removed logic</li> </ul>	
Map Resource Usage	Number of PIOs used for single ended IO: 2 Number of PIO pairs used for differential IO: Number allocated to regular speed PIOs: 22 out ASIC Components	
Map Timing Analysis	Number allocated to high speed PIOs: 1 out Number of Dedicated IO used for ADC/PCIE/DPHY: 0 out Number of IDDR/ODDR/TDDR functions used: 0 out of • <u>GSR Usage</u> <u>Run Time and Memory Usage</u>	
► Place & Route Reports	Number of IOs using at least one DDR function: 0 (0 dil	
Export Reports	Number of Logical DSF functions:       A         Number of Pre-Adders (9+9):       0 out of 48 (0%)         Number of Multipliers (18x18):       0 out of 24 (0%)	
Misc Reports		



## Place & Route Reportの確認

Place & Route Reportではリソース使用状況の確認ができます
 Reportsの項目でPlace & Route Reportsを選択します

Lattice Radiant Software - Reports					– 0 ×		
<u>File E</u> dit <u>V</u> iew <u>P</u> roject <u>T</u> ools <u>W</u> indow <u>H</u> elp							
[]• 🗎 ° C 🕺 🗅	🛅 🕀 Q Q 🖻 🖻		I III III 💭 🔜 I	H 🔍 🕲 🕐 🛄 😚	🔤 乞 🖪 📼		
🕨 🗸 Synthesize Design 🗠 🗸 Map D	Design 🗠 🗸 Place & Route Design 🗠	► Export Tiles			Map Design completed with warning.		
🔻 📝 impl_01 (Synplify Pro)	n Start Page 🛛 📰 Device Con	nstraint Editor 💦 🗙 📄	Reports ×		2		
<ul> <li>Input Files</li> <li>source/impl 01/top.v</li> </ul>							
source/impl_01/rst_gen.v	Reports	Radiant_Example Project	t Summary				
source/impl_01/counter.v		Implementation Name:	impl_01	Performance Grade:	9_High-Performance_1.0V		
<ul> <li>source/impl_01/crossclk_test.v</li> <li>Impl_mod/pll_mod.ipx</li> </ul>	Project Summary	Strategy Name:	Strategy1	Operating Condition:	IND		
<ul> <li>RTL Files</li> </ul>	h 🕞 Curretta - sia Dana - da	Part Number:	LIFCL-17-9BG256I	Synthesis:	Synplify Pro		
Constraint Files     Testbench Files	synthesis Reports	Family:	LIFCL	Timing Errors:	Place & Route, 0 (setup), 0 (hold)		
j pll_mod.cfg	Map Reports	Device:	LIFCL-17	Project Created:	2020/04/14 09:59:30		
Pre-Synthesis Constraint Files		Package:	CABGA256	Project Updated:	2020/04/21 13:46:21		
Post-Synthesis Constraint Files	Place & Route Reports	Project File: C:/Projects/Others/Radiant_Example/Radiant_Example.rdf					
Constraint_01.pdc		Implementation Location:	C:/Projects/Others/Radjant	Example/impl 01			
<ul> <li>Script Files</li> </ul>	<ul> <li>Export Reports</li> </ul>						
<ul> <li>pll_sim_test/pll_sim_test.spf</li> <li>Analysis Files</li> </ul>	Misc Reports	Resource Usage					
▼ 📑 top - top.v 🛛 🗙	T T 🙁 0 Errors 🔥 361 Warnings 🕕 108 1	Infos 🧧 Group by ID Search			1 <sup>21</sup> X		
rst_gen(u_rst_div4_clk) - rst_gen.v	A 1009991 WARNING - CM CELLCONTEXT-	SourceClocks Requested pin index 3	is not an output clock in cellmode				
<pre>i rst_gen(u_rst_clk) - rst_gen.v</pre>	Place & Route (255 warnings 1 infos)	courcectocks, nequested pin index 5	is not an output clock in cellmode				
crossclk test(u crossclk test1) - crossclk	A 1027013 WARNING - No pin matched 'u cro	osselk test0.data ff2_reg[0].SLICE_23/L	SR u crossclk test0.data ff2 reg[0]	1.SLICE 23/CE'.			
crossclk_test(u_crossclk_test0) - crossclk	A 1009991 WARNING - CM CELL CONTEXT::ge	*SourceClocks. Requested pin index 3	is not an output clock in cellmode				
counter(u_counter_div4_clk) - counter.v	62244000 INFO - The external feedback sign	nal pll_clk for PLL_CORE instance u_pll_	.mod.lscc_pll_inst.u0_PLL.PLL_inst	will use the primary clock network.			
counter(u_counter_clk) - counter.v							
🗀 File List 🖹 Source Template 🖺 IP Catalog	🖂 Tcl Console 🛛 🖂 Output 🖓 M	essage					



### Place & Route (Place & Route Report)の確認

Place&Routeではデザインが使用しているリソースの使用率が確認できます

リソースの使用率確認は基本的にはMap Reportで確認しますが、Place & RouteではMap Report で確認できないクロック関連リソースの使用状況やクロック専用配線のアサイン状況が確認できます





# Signal/Pad (Place & Route Report)の確認

#### ■ Signal/Padでは配置配線後の実際のピン配置結果、Buffer Typeやその他I/O設定の反映 結果が確認できます

ports							- [	
Edit View <u>W</u> indow								
								_
Reports	Signal/Pad							
Project Summary						Con	tents	
	Wed Apr 22 14	:16:05 2020						
N 🗐 Cunthesis Deports	Pinout by Por	t Name:						
· Synthesis Reports	+	+	+	++	+	-+		
	Port Name	Pin/Bank	Buffer Type	Site	Properties			
Map Reports	clk	L7/5	LVCMOS18H IN	PB20A	SLEW:NA PULL:DOWN	-+		
	count en i	F16/1	LVCMOS33 IN	PR13A	SLEW:NA PULL:DOWN	i		
	data0 o[0]	F15/1	LVCMOS33 OUT	PR9B	DRIVE:8mA SLEW:SLOW	1		
<ul> <li>Place &amp; Route Reports</li> </ul>	data0_0[1]	G11/1	LVCMOS33_OUT	PR11A	DRIVE:8mA SLEW:SLOW	1		
	data0_0[2]	G13/1	LVCMOS33_OUT	PR11B	DRIVE:8mA SLEW:SLOW	1		
	data0_0[3]	F14/1	LVCMOS33_OUT	PR9A	DRIVE:8mA SLEW:SLOW	1		
<ul> <li>Place &amp; Route</li> </ul>	data1_0[0]	G15/1	LVCMOS33_OUT	PR13B	DRIVE:8mA SLEW:SLOW			
	datal_o[1]	C15/0	LVCMOS33_OUT	PT61A	DRIVE:8mA SLEW:SLOW	1		
	data1_0[2]	C14/0	LVCMOS33_OUT	PT61B	DRIVE:8mA SLEW:SLOW	1		
🧭 Signal/Pad	data1_0[3]	D16/0	LVCMOS33_OUT	PT63A	DRIVE:8mA SLEW:SLOW			
	data2_0[0]	G10/1	LVCMOS33_OUT	PR7B	DRIVE:8mA SLEW:SLOW			
	data2_0[1]	D12/0	LVCMOS33_OUT	PT65A	DRIVE:8mA SLEW:SLOW			
Place & Route Timing	data2_0[2]	E15/0	LVCMOS33_OUT	PT67A	DRIVE:8mA SLEW:SLOW	1		
Analysis	data2_0[3]	F11/1	LVCMOS33_OUT	PR5A	DRIVE:8mA SLEW:SLOW	1	_	
	data3_0[0]	D11/0	LVCMOS33_OUT	PT57A	DRIVE:8mA SLEW:SLOW	1	Λ	
	data3_0[1]	D15/0	LVCMOS33_OUT	PT63B	DRIVE:8mA SLEW:SLOW			
I/O Timing Analysis	data3 o[2]	B16/0	LVCMOS33 OUT	PT59B	DRIVE:8mA SLEW:SLOW			
0,								



- Place & Route Timing Analysisでは配置配線後の静的タイミング解析(STA)結果を 確認できます
- 右上のContentsボタンから確認したいレポートを選択します

📄 Re	ports		- 0	×
<u>F</u> ile	Edit View <u>W</u> indow			
	Reports	Place & Route Timing Analysis		
	Project Summary	Table of Contents	Contents	
	Synthesis Reports	<u>1 DESIGN CHECKING</u>	Contents	
		<u>1.1 SDC Constraints</u>	Timing Deport	
	Map Reports	<u>1.2 Combinational Loop</u>	<u>1 DESIGN CHECKING</u>	
	▼  □ Place & Route Reports	<u>2 CLOCK SUMMARY</u>	<ul> <li><u>1.1 SDC Constraints</u></li> <li><u>1.2 Combinational Loop</u></li> </ul>	
		<u>2.1 Clock pl1_clk</u>	2 <u>CLOCK SUMMARY</u> 3 TIMING ANALYSIS SUMMARY	
	Place & Route	2.2 Clock clk	<u>3.1 Overall (Setup and Hold)</u> <u>3.2 Overall (Setup and Hold)</u>	
	Signal/Pad	<u>2.3 Clock div4_clk</u>	<ul> <li><u>3.2 Setup Summary Report</u></li> <li><u>3.3 Hold Summary Report</u></li> </ul>	
(		<u>3 TIMING ANALYSIS SUMMARY</u>	<u>3.4 Unconstrained Report</u> 4 DETAILED REPORT	
	Place & Route Timing Analysis	<u>3.1 Overall (Setup and Hold)</u>	<u>4.1 Setup Detailed Report</u> <u>4.2 Hold Detailed Report</u>	
		<u>3.1.1 Constraint Coverage</u>		
	✓ I/O Timing Analysis	<u>3.1.2 Timing Errors</u>		



#### ■ 以下はCLOCK SUMMARY (Fmax解析結果)の表示例です

📄 Repo	orts					– 0 ×
<u>F</u> ile	Edit View <u>W</u> indow					<u>∠</u> 1
	Reports	Place & Route Timing Analysis				
	Project Summary	2.2 Clock "clk"				Contents
	• 🖹 Synthesis Reports	create_clock -name {clk} -period 50 Single Clock Domain (一同一クロック	0 -waveform {0 25} [get_ports clk クドメイン内でのFmax解析結果	:]		1 DESIGN CHECKING     1 1 SDC Constraints     1 2 Semicircular 1000
	Map Reports	Clock clk		Period   F	requency	<u>2 CLOCK SUMMARY</u> <u>3 HWING ANALTSIS SUMMARY</u> <u>0 31 Overall (Setup and Hold)</u>
		From clk	Target   Actual (all paths)	50.000 ns   21.497 ns	20.000 MHz 46.518 MHz	<ul> <li><u>3.1 Overall (Setup and Hold)</u></li> <li><u>3.2 Setup Summary Report</u></li> <li><u>3.3 Hold Summary Report</u></li> <li><u>3.4 Unseestreened Beport</u></li> </ul>
	Place & Route	clk_pad.bb_inst/B (MPW)	     (50% duty cycle)	制約値(Target)と実際 5.000 ns	(Actual)の結果 200.000 MHz	<u>4 DETAILED REPORT</u> <u>4.1 Setup Detailed Report</u> <u>4.2 Value Detailed Report</u>
	Signal/Pad	Clock Domain Crossing $\leftarrow 2 \square \forall 2$	ドメインを跨ぐ(非同期パス)Fma	x解析結果		• <u>4.2 Hold Detailed Report</u>
		Clock clk	Worst Time Between Edge	s   Commen	it	
	✓ Place & Route Timing Analysis	From pll_clk From div4_clk	-   -		No path False path	
	✓ I/O Timing Analysis	2.3 Clock "div4_clk"	パスた	が存在しない場合"No p	oath", False Pa	ith制約がかかっている場合
	• 🖹 Export Reports	create_generated_clock -name {div4	_clk} -source [get_ports c: "Fak	se path", パスが存在し	している場合はSla	ackが表示されます
	Misc Reports	Clock div4_clk	I I	Period   F	requency	
		From div4_clk	Target     Actual (all paths)	200.000 ns   2.000 ns	5.000 MHz 500.000 MHz	Λ
		Minimum Pulse Width Period				



#### ■ 以下はTIMING ANALYSIS SUMMARYの "3.1 Overall (Setup and Hold)"の表示例です

Project Summary       3 TIMING ANALYSIS SUMMARY       Contents         3.1 Overall (Setup and Hold)       3.1.1 Constraint Coverage       Imma Reports         3.1.1 Constraint Coverage: 94.9315% ← タイミング解析のカバレッジ(解析率)       3.1.2 Timing Errors       0 Constraint Coverage: 94.9315% ← タイミング解析のカバレッジ(解析率)         3.1.2 Timing Errors:       3.1.2 Timing Errors:       0 endpoints (setup), 3 endpoints (hold) ← Setup側, Hold側両方の合計エラー数       0 endpoints (setup), 71.733 ns (hold) ← Setup側, Hold側両方のNegative Slackの合計         ◇ Place & Route       3.1.3 Total Timing Score       0 endpoints (setup), 71.733 ns (hold) ← Setup側, Hold側両方のNegative Slackの合計       0 endpoints (setup), 71.733 ns (hold) ← Setup側, Hold側両方のNegative Slackの合計         ◇ Signal/Pad       Listing 10 End Points 1 Slack       1 fisse instruction 1 fisse in	Reports	Place & Route Timing Analysis	
<ul> <li>3.1 Overall (Setup and Hold)</li> <li>3.1.1 Constraint Coverage</li> <li>Synthesis Reports</li> <li>Map Reports</li> <li>Map Reports</li> <li>Place &amp; Route Reports</li> <li>Place &amp; Route</li> <li>Signal/Pad</li> <li>Place &amp; Route Timing Analysis</li> <li>Place &amp; Route Timing Analysis</li> <li>Mor Timing Analysis</li> <li>Mor Reports</li> <li>Mor Reports</li> <li>Mag Reports</li> <li>Signal/Pad</li> <li>Sign</li></ul>	Project Summary	3 TIMING ANALYSIS SUMMARY	Contents
<ul> <li>Map Reports</li> <li>Map Reports</li> <li>Map Reports</li> <li>Constraint Coverage: 84.9315% ← タイミング解析のカバレッジ(解析率)</li> <li>3.1.2 Timing Errors:</li> <li>Place &amp; Route Reports</li> <li>✓ Place &amp; Route</li> <li>✓ Signal/Pad</li> <li>✓ Place &amp; Route Timing Analysis</li> <li>✓ I/O Timing Analysis</li> <li>Misc Reports</li> <li>Misc Reports</li> <li>Constraint Coverage: 84.9315% ← タイミング解析のカバレッジ(解析率)</li> <li>3.1.2 Timing Errors:</li> <li>Ø endpoints (setup), 3 endpoints (hold)</li> <li>✓ Setup側, Hold側両方の合計エラー数</li> <li>3.1.3 Total Timing Score</li> <li>✓ Total Negative Slack:</li> <li>Ø ata2_0_pad[0].bb_inst_10L/TXDATA0</li> <li>I.1.052 ns data2_0_pad[0].bb_inst_10L/TXDATA0</li> <li>I.1.052 ns data2_0_pad[0].bb_inst_10L/TXDATA0</li> <li>I.1.052 ns data2_0_pad[0].bb_inst_10L/TXDATA0</li> <li>I.1.052 ns data2_0_pad[0].bb_inst_10L/TXDATA0</li> <li>I.28.804 ns data0_0[0]</li> <li>Yes Reports</li> </ul>	Synthesis Reports	3.1 Overall (Setup and Hold) 3.1.1 Constraint Coverage	<u>Timing Report</u> <u>1 DESIGN CHECKING</u> <u>1.1 SDC Constra</u> <u>1.2 Combinations</u>
3.1.2 Timing Errors         3.1.2 Timing Errors         > Place & Route Reports         > Place & Route         > Place & Route         > Signal/Pad         > Place & Route Timing Analysis         > Bexport Reports         > Misc Reports             3.1.2 Timing Errors             3.1.3 Total Timing Score             Total Negative Slack: 0.000 ns (setup), 71.733 ns (hold) ← Setup側, Hold側両方のAegative Slackの合計 <bbody> <bbody> <bbody> <bbody> <bbody>           <tbr></tbr> <tbr></tbr> <t< td=""><td>Map Reports</td><td>Constraint Coverage: 84.9315% ← タイミング解析のカバレッジ(解析率)</td><td>2 CLOCK SUMMARY     <u>3 TIMING AWALYOG O</u></td></t<></br></bbody></bbody></bbody></bbody></bbody>	Map Reports	Constraint Coverage: 84.9315% ← タイミング解析のカバレッジ(解析率)	2 CLOCK SUMMARY <u>3 TIMING AWALYOG O</u>
<ul> <li>◇ Place &amp; Route</li> <li>◇ Signal/Pad</li> <li>◇ Place &amp; Route Timing Analysis</li> <li>◇ Place &amp; Route Timing Ata2_o_pad(0).bb_inst_IOL/TXDATA0</li> <li>◇ 11.052 ns data2_o_pad(2).bb_inst_IOL/TXDATA0</li> <li>◇ 11.052 ns data0_o(1)</li> <li>◇ 28.804 ns data0_o(1)</li> <li>◇ 28.804 ns</li> </ul>	Place & Route Reports	3.1.2 Timing Errors Timing Errors: 0 endpoints (setup), 3 endpoints (hold) ← Setup側、Hold側両方の合計エラー数	<u>3.1 Overall (Setup</u> <u>3.2 Setup Summar</u> <u>3.3 Hold Summar</u> <u>3.4 Unconstrainer</u>
<ul> <li>◇ Signal/Pad</li> <li>③.2 Setup Summary Report</li> <li>✓ Place &amp; Route Timing Analysis</li> <li>✓ I/O Timing Analysis</li> <li>④ Export Reports</li> <li>✓ Misc Reports</li> <li>③ Misc Reports</li> </ul>	Place & Route	<u>3.1.3 Total Timing Score</u>	<u>4 DETAILED REPORT</u> <u>4.1 Setup Detailed</u> <u>4.2 Hold Detailed</u>
<ul> <li>◇ Place &amp; Route Timing Analysis</li> <li>↓ Listing 10 End Points ↓ Slack ↓ crossclk_test0/data_ff2_reg[0].ff_inst/DF ↓ crossclk_test0/data_ff2_reg[0].ff_inst/DF ↓ data2_o_pad[0].bb_inst_IOL/TXDATA0 ↓ 11.052 ns data2_o_pad[1].bb_inst_IOL/TXDATA0 ↓ 11.052 ns data2_o_pad[2].bb_inst_IOL/TXDATA0 ↓ 11.052 ns data2_o_pad[3].bb_inst_IOL/TXDATA0 ↓ 11.052 ns data0_o[3] ↓ 28.503 ns data0_o[1] ↓ 28.804 ns ↓ Misc Reports</li> </ul>			
<ul> <li>I/O Timing Analysis</li> <li>I/O Timing Analysis&lt;</li></ul>	Signal/Pad	<u>3.2 Setup Summary Report</u> *Slack = 制約値に対するマージン(ns)	)
• B Export Reports         • Adata2_0_pad[2].bb_inst_IOL/TXDATA0           • 11.052 ns             • Misc Reports         • Adata0_0[3]         • Adata0_0[1]         • Adata0_0[1]	<ul> <li>Signal/Pad</li> <li>Place &amp; Route Timing Analysis</li> </ul>	3.2 Setup Summary Report Listing 10 End Points   Slack Slack = 制約値に対するマージン(ns. Listing 10 End Points   Slack タイミングマージンがマイナス表示のも	) 5の) は -ています
data0_0[3]       28.804 ns       data0_0[1]       28.812 ns	<ul> <li>Signal/Pad</li> <li>Place &amp; Route Timing Analysis</li> <li>I/O Timing Analysis</li> </ul>	3.2 Setup Summary Report Listing 10 End Points   Slack u_crossclk_test0/data_ff2_reg[0].ff_inst/DF data2_o_pad[0].bb_inst_IOL/TXDATA0   11.052 ns data2_o_pad[1].bb_inst_IOL/TXDATA0   11.052 ns	) 5の)は しています
data0 o[2] 28.983 ns	<ul> <li>Signal/Pad</li> <li>Place &amp; Route Timing Analysis</li> <li>I/O Timing Analysis</li> <li>Export Reports</li> </ul>	3.2 Setup Summary Report Listing 10 End Points / Slack u_crossclk_test0/data_ff2_reg[0].ff_inst/DF data2_o_pad[0].bb_inst_IOL/TXDATA0 / 11.052 ns data2_o_pad[1].bb_inst_IOL/TXDATA0 / 11.052 ns	) 5の)は しています



 以下はTIMING ANALYSIS SUMMARYの "3.2 Setup Summary Report" と "3.3 Hold Summary Report"の表示例です

🚊 Reports

o X

2

but HERE

File Edit View Window





#### ■ 以下はTIMING ANALYSIS SUMMARYの "3.4 Unconstrainted Report"の表示例です

dit View <u>W</u> indow			2
Bonorta	Blace & Bauta Timing Analysia		
Reports	Place & Route Timing Analysis		
Project Summary	3.4 Unconstrained Report		Contents
	3.4.1 Unconstrained Start/End Points	制約がかかっておらずタイミング解析されていない	<u>Timing Report</u> 1 DESIGN CHECKING
Synthesis Reports		パスが表示されます	<ul> <li><u>1.1 SDC Constraint</u></li> </ul>
	Clocked but unconstrained timing start points		<u>1.2 Combinational I</u> 2 CLOCK SUMMARY
Map Reports	Listing 4 Start Points	Туре	3 TIMING ANALYSIS SUM
	data2_o_pad[3].bb_inst_IOL/DOUT	No required time	<u>3.1 Overall (Setup a</u> <u>3.2 Sotup Summan</u>
Place & Route Reports	data2_o_pad[2].bb_inst_IOL/DOUT	No required time	2.2 Held Summary
	data2_o_pad[1].bb_inst_IOL/DOUT   data2_o_pad[0].bb_inst_IOL/DOUT	No required time No required time	<u>3.4 Unconstrained F</u>
C Diago & Douto			<u>4 DETAILED REPORT</u> <u>4 1 Sotup Dotailad</u>
Place & Roule	Number of unconstrained timing start no 1		<ul> <li>4.1 Setup Detailed</li> <li>4.2 Hold Detailed R</li> </ul>
	ints	4	
<ul> <li>Signal/Pad</li> </ul>	i i		
Place & Route Timing	Clocked but unconstrained timing end points		
Analysis	Listing 3 End Points	Туре	
	u counter alk/count[1] ff inst/CF	No avvival time	
<ul> <li>NO Timing Analysis</li> </ul>	u counter clk/count[2].ff inst/CE	No arrival time	
	u counter clk/count[3].ff inst/CE	No arrival time	

3.4.2 Start/End Points Without Timing Constraints

3



MACN

ts

Confidential 51

۸

■ 以下はTIMING ANALYSIS SUMMARYの "4 DETAILED REPORT" の表示例です ■ この例では同期クロック間でのFmax解析の詳細を示しています

Reports Ē ×  $\mathbb{Z}$ File Edit View Window Reports Place & Route Timing Analysis Contents Project Summary Timing Report Path Begin : u\_rst\_clk/rst\_ff[7].ff\_inst/Q (SLICE\_R20C40A) 解析パスの起点と終点 : u\_counter\_clk/count[3].ff\_inst/LSR (SLICE R11C73B) 1 DESIGN CHECKING Path End Synthesis Reports 1.1 SDC Constraints Source Clock : clk 起点のクロックソースと終点のクロックソース(同じであれば同期パス) 1.2 Combinational Loop Destination Clock: clk • 2 CLOCK SUMMARY Logic Level : 1 Map Reports Delay Ratio : 83.0% (route), 17.0% (logic) 3 TIMING ANALYSIS SUMMARY Clock Skew : -0.177 ns 3.1 Overall (Setup and Hold Setup Constraint : 10.000 ns ← 設定されているタイミング制約 3.2 Setup Summary Report ▼ 
■ Place & Route Reports Path Slack : 7.443 ns (Passed) 3.3 Hold Summary Report Shown in: 🔡 Floor Planner 🙀 Physical View 4 DETAILED REPORT Place & Route Delay Arrival Time Fanout Cell/Site Name Delay Name 4.1 Setup Detailed Report Floor PlannerやPhysical Viewで 4.2 Hold Detailed Report clk top CLOCK LATENCY 0.000 0.000 1 視覚的にパスの確認も可能 Signal/Pad clk NET DELAY 0.000 0.000 1 clk pad.bb inst/B->clk pad.bb inst/0 SEI018 CORE L7 PADI DEL 0.562 0.562 23 u rst clk/clk c NET DELAY 2,399 1 1.837 Place & Route Timing 解析起点までのクロック遅延詳細 Analysis Shown in: 🔡 Floor Planner 🔛 Physical View I/O Timing Analysis u rst clk/rst ff[7].ff inst/CLK->u rst clk/rst ff[7].ff inst/Q SLICE R20C40A REG DEL 0.333 2.732 6 u rst clk/rstn clk ( LSR ) NET DELAY 1.623 4.355 1 Export Reports データバス間遅延詳細 Shown in: 🔡 Floor Planner 🔛 Physical View Misc Reports CONSTRAINT 0.000 10.000 1 10.000 1 clk CLOCK LATENCY 0.000 top ٨ clk NET DELAY 0.000 10.000 1 clk pad.bb inst/B->clk pad.bb inst/0 SEI018 CORE L7 PADI DEL 0.562 10.562 23



解析終点までのクロック遅延詳細

### I/O Timing Analysis (Place & Route Report)の確認

 I/O Timing Analysisでは配置配線後のI/Oタイミング解析(STA)結果を確認できます
 入力ポートのワーストSetup/Hold Timeと解析クロックエッジ、出力ポートのワーストTcoと解析 クロックエッジを以下のように確認できます

Reports	I/O Timing Analysis	
Project Summary	I/O Timing Report	
Synthesis Reports	Performance Grade Translation Table	
Map Reports	Code   Performance Grade	
	9_High-Performance_1.0V  9_High-Performance_1.0V 	
Place & Route	FPGA Input Port Results for Performance Grade: 9_High-Performance_1.0V	
Signal/Pad	data_i[1] -0.517 ns  9_High-Performance_1.0V  R  1.426 ns  9_High-Performance_1.0V  R  clk data_i[2] -0.517 ns  9_High-Performance_1.0V  R  1.426 ns  9_High-Performance_1.0V  R  clk	
Place & Route Timing Analysis	data_i[0] -0.551 ns  9_High-Performance_1.0V  R  1.460 ns  9_High-Performance_1.0V  R  clk data_i[3] -0.551 ns  9_High-Performance_1.0V  R  1.460 ns  9_High-Performance_1.0V  R  clk	
✓ I/O Timing Analysis	FPGA Output Port Results for Performance Grade: 9_High-Performance_1.0V	
N D Funeral Demosts	Port Name  Clock To Out (MAX)   Grade  Edge Clock To Out (MIN)   Grade  edge Clock Port	
<ul> <li>Export Reports</li> </ul>	data0_0[0]          11.497 ns  9_High-Performance_1.0V  R           10.888 ns  9_High-Performance_1.0V  R  clk           data0_0[3]          11.196 ns  9_High-Performance_1.0V  R           10.677 ns  9_High-Performance_1.0V  R  clk	
Misc Reports	data0_o[1]       11.188 ns  9_High-Performance_1.0V  R         10.668 ns  9_High-Performance_1.0V  R  clk         data0_o[2]       11.017 ns  9_High-Performance_1.0V  R         10.553 ns  9_High-Performance_1.0V  R  clk	



# (参考) Strategy設定



- タイミングエラーが出た場合の対処として、Strategy(コンパイルオプション)を変更することができます
- Strategyを変更してPlace & Route Designを実行することで配置配線結果に変化を与えます
- デフォルトで "Area", "Timing", "Strategy1"が用意されており、Strategy1がアクティブになっています
- Project ViewのStrategiesの下にあるStrategy1をダブルクリックするか右クリックからEditを選択すると 設定画面が開きます
- 配置配線時に与えるコンパイルオプションはPlace & Route Designを選択します



# (参考) Strategyの追加

Strategiesを右クリック > Add > New Strategyで新しいStrategyを作成することができます
 設定の異なるStrategyを複数用意し、切り替えてコンパイル結果を比較することができます





# (参考) Strategyの追加

アクティブなStrategyを切り替えるにはStrategy名を右クリックし、"Set as Active Strategy" を選択します





# (参考) Run Manager

- 複数のImplementation(サブProject)を作成し、それぞれに異なるStrategyや制約を設定し、 同時にコンパイルを回すことができます
- まず、File > New > Implementationから新しいImplementationを作成します





# (参考) Run Manager

 作成したImplementationがProject Viewにインポートされます
 アクティブなImplementationを切り替えてImplementation毎にStrategyやソースコード、 制約設定を変更することができます





# (参考) Run Manager

- コンパイルを実行するImplementationにチェックを入れ、Runボタンをクリックします
- レポートはImplementationを切り替えて確認します







# 5. 消費電力の見積もり



- 消費電力の見積もりはPower Calculatorを使用します
- Power Calculatorには実際のデザインコンパイル結果を用いるCalculationモードと、使用リソースを 概算で入力して見積もるEstimationモードが用意されていますが、ここではCalculationモードについ て説明します
- 🖡 Tool > Power Calculator もしくはToolbarのPower Calculatorアイコン ው から起動します





but HERE.

#### Power CalculatorのGUIは以下のようになっています



NOWHER but HERE

### ■ 以下のフローで動作周波数設定を行います

	Frequer	ncy Settings				
	Activity	/ Factor Settings		$\mathbf{h}$	②動作周波数を設定	Coloulatio
Device	Open S	imulation File			Power Calculator - Frequency Settings ×	Calculatio
Family:	Estimat	ion Mode Setting	<b>js</b> de	: 9_High-Pe	e Thermal Profile	
Device:	Graph S	Settinas	ior	ns: Industrial	Frequency	
Package type	Resource	ce Settings		LIECI-17	Frequency Default: 0 MHz	
	- Nesoun	ce settings				
Device Power	Parameters			<b>D I I I</b>	Minimum of Constraint and Timing	
Process Type:	Турісаї	₹ Po	wer File Revisio	n: Prelimina		
Voltage/Dyna	mic Power Multiplie	er	Current by Pc	ower Supply —	Power by Block (W) Peak	< Startup
	Voltage	DPM	Static (A)	Dynamic (A)	O Always use Timing 30Kをクリック	
Vcc	1.000	1.00	0.013973	0.000000	Logic Block	0.0
Vccaux	1.800	1.00	0.001718	0.000000	OK Cancel Help Ocks	0.0
Vccauxh	1.800	1.00	0.008021	0.000000		0.0
Vccio 3.3	3.300	1.00	0.001096	0.000000	3616 // //O Term	0.0
Vccio 2.5	2.500	1.00		roalio	ancy Default	0.0
Vccio 1.8	1.800	1.00				0.0
Vccio 1.35	1.350	1.00	()全(	リクロック	7に一律で設定した周波数を与えます	0.0
Vccio 1.5	1.500	1.00				0.0
Vccio 1.2	1.200	1.00		co Fra	ACLANCY TWR	0.0
Vccio 1.0	1.000	1.00				0.0
Vccdphy	1.000	1.00	Place	е & Ко	DUTEまで元「している場合に使用しま9 (推奨)	0.0
Vccadphy	1.800	1.00	– Mi	inimun	m of Constraint and Timing	0.0
Vccplldphy	1.000	1.00		制約	設定と実際の最大動作周波数のうち小さいものを適用(推奨)	0.0
						0.0
			- AI	ways l		0.0
				制約	設定で与えた周波数を週用	



63

#### ■ 以下のフローでActivity Factorを設定します





NOWHERE, but HERE.

#### ■ 以下のフローで周囲環境を設定します

Power Calculator - Untitled	– 🗆 X
File <u>E</u> dit Help	د <u>ب</u> ا
Device ①Thermal Profileをクリック	Software Mode: Calculation
Family: LIFCL    Performance grade: 9_High-Performance_1.0V	Thermal Profile
Device: LIF 🕢 Power Calculator - Thermal Profile X 💌	Ambient Temperature(* C): 25
Package type: CSF	Effective Theta-JA(* C/W): 12.97
Device Power Parar Process Type: Ty	Junction Temperature(°C): 26.09 Maximum Safe Ambient(°C): 98.68
Voltage/Dynamic P Volt Board Selection Medium Board	Power by Power Supply Power by Block (W) Peak Startup
Vcc 1	2)BOard ワイスを選択 Block 0.001007
Vccaux 1 Heat Sink Selection Airflow Selection	0.003092 0.000000 0.003092 Clocks 0.000003
Vecauxn 1 Vecia 3.3 3 No Heat Sink 9000 LEM	0.01443/ 0.000000 0.01443/ VO 0.078694
Vccio 2.5 2	③Heat Sinkの有無、Airflowの強度を選択 🎆
Vccio 1.8 1	
Vccio 1.35 1 Theta-SA for Custom Heat Sink Effective Theta-JA(° C/W) 00	0.000000 0.000000 0.000000 Block RAM 0.000035
Vccio 1.5 1 0 12.97	0.000000 0.000000 0.000000 LRAM 0.000016
Vccio 1.2 1	0.000000 0.000000 0.000000 SGMIICDR 0.000036
Vccio 1.0 1 OK Cancel Help	0.000000 0.000000 0.000000 0.000224
Vecdphy 1	0.000013 0.000000 0.000013 DLLDEL 0.000002
Vccplldphy 1000 100 000000 0000000 (4) OKをクリ	
0.051850 0.00000 0.051850	0.083777         0.000000         0.083777         0.000000
	AUC 0.000069



■ デバイスプロセス条件のTypical / Worstを設定し、見積もり結果を確認します





# 6. Functionシミュレーション



# Simulation Wizardの実行

- RadiantではActive-HDLでのシミュレーションをSimulation Wizardを使用して実行することが 出来ます





# Simulation Projectの作成

NOWHERE, but **HERE**.

### ■ 以下のフローに従い、シミュレーションプロジェクトを作成します



# Simulation Projectの作成





# Simulation Projectの作成



- FinishをクリックするとActive-HDLが立ち上がります
- 作成したシミュレーションプロジェクトはRadiantのProject View内のScript Fileにインポートされ、 このファイルをダブルクリックすることでいつでもシミュレーションプロジェクトを起動できます

民 Simulation Wizard ? X	Active-HDL 10.5 (RTL_sim ,RTL_sim) - untitle	ed.awc *	-	
Summary	Eile Edit Search View Workspace Desig	ign <u>S</u> imulation <u>W</u> aveform <u>T</u> ools <u>W</u> indow	Help 월 중의 🔟 🔍 🗄 🕨 🕨 🕨 100 ns 🗟 🚭 🔳 🔌 🕪 🖣 🗐 🚛 🚛	÷ »
	Design Browser	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	, , , , , , , , , , , , , , , , , , ,	《 22 22 로운 <b>》</b>
	Signal nam	me Value · · ·	· 80 · · · 160 · · · 240 · · · 320 · · · 400 · · · 480 ·	· · 560 · · ns
Simulator : Active-HDL Project Name : RTL_sim Project Location : C/Projects/Others/Radiant_Example Simulation Stage : RTL Simulation Files : C/Projects/Others/Radiant_Example/source/impl_01/crossclk_test.v C/Projects/Others/Radiant_Example/source/impl_01/clk_div.v C/Projects/Others/Radiant_Example/source/impl_01/clk_div.v C/Projects/Others/Radiant_Example/source/impl_01/rst_gen.v C/Projects/Others/Radiant_Example/source/impl_01/rst_gen.v C/Projects/Others/Radiant_Example/top_tfv Simulation Libraries : noi work Simulation May a gimulation Cancel Classical States (States) Cancel Classical States (States) Cancel	Hierarchy     Count       Hierarchy     Count       Hierarchy     Count       Hierarchy     Count       Count     Count       R* resetn     Count       Count     Count       R* data3     Cursor 1       Count     Cursor 1       Cursor 1     Cursor 1	1100 1100 1_0 0_0 0 1_0 0 0 1_0 0 0 1_0 0 0 1_0 0 0 1_0 0 0 1_0 0 0 1_0 0 0 1_0 0 0 0 0 0 0 0 0 0 0 0 0 0	<ul> <li> <ul> <li></li></ul></li></ul>	A
	がインポートされます		Programming Files	
#### Active-HDLでの波形確認

NOWHERE but HERE





#### Active-HDLでの波形確認





R= olk R= reset

R= en 💵 dout



# 8. デザイン書き込み



#### RADIANTでは、コンフィグレーションデータの生成から書き込みまで同ツール内で行うことが可能です ■ ここでは、コンフィグレーションデータの生成と書き込みフローについて説明します





■ PCとデバイスが実装されたボードを接続します

■ ここでは、Lattice評価ボードを使用した場合を紹介していますが、お客様ボードでの書き込みフローも 操作方法は共通となります



 Tools > Programmer もしくはToolbarからProgrammer シアイコンをクリックし、 Programmerを起動します









デザイン書き込み





	ammer - impl_1.xcf *		
File Edit View	v Run Tools Help	105	
Enable Status	Device Family	Device	Operation
1 🗹	LIFCL	LIFCL-40	Erase, Program, Verify
			<u> </u>
	Programming XCF		
	. regionning vor a		
書きれる	にけ*な++そいほどかかります	d d	
書き込み	には数十秒ほどかかりま	す。	
書き込み	には数十秒ほどかかりま	す。	
書き込み Radiant Progr	には数十秒ほどかかりま <sup></sup>	す。	
書き込み Radiant Progr	には数十秒ほどかかりま <sup></sup> rammer - impl_1.xcf * v Run Tools Help	す。	
書き込み Radiant Progr File Edit View	には数十秒ほどかかりま ammer - impl_1.xcf * / Run Tools Help	す。	
書き込み Radiant Progr File Edit View 空 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	には数十秒ほどかかりま <sup></sup> rammer - impl_1.xcf * / Run Tools Help <b>録 〇 〇 〇 〇 〇 〇 〇 〇 〇 〇</b>	す。 Device	Operation
書き込み Radiant Progr File Edit View でで見る	には数十秒ほどかかりま ammer - impl_1.xcf * / Run Tools Help @ @ @ @ @ & @ % Device Family	す。 Device	Operation
書き込み Radiant Progr File Edit View 空 ご 同 認 Enable Status	には数十秒ほどかかりま ammer - impl_1.xcf * / Run Tools Help ② @ ② ② & ● Device Family LIFCL	す。 Device LIFCL-40	Operation Erase, Program, Verify



NOWHERE, but **HERE.** 





- RADIANTでは、デバイス内部の実機波形を観測できるデバッグ用機能、Revealが用意されています
- Revealを使用した実機上での波形観測は、下図のようにPCと、デバイスが実装されたボードを接続します
- ここでは、Revealを使用した内部波形観測フローを紹介します





- Revealを使用するには、デバイス内部にRevealコアを生成&実装する必要がある為、Reveal InserterでRevealコアを牛成します
- Tools > Reveal Inserter もしくはToolbarからReveal Inserterアイコン 🖤 をクリックします



Confidential

83









Trigger Expressionでは、Trigger unitで設定した複数のトリガーを組み合わせて論理を組むことが可能です この例では、"en\_signal"がHighかつ、"RST"がLowの時にトリガーがかかる設定となっています 論理はExpressionのセルに直接記述します。論理の記述方法は次ページを参照ください 尚、Trigger Expressionでは、論理の組み合わせが不要な場合もExpressionのセルにTrigger Unitで設定したトリガー条件 を入力する必要があります。この例では、TU1又はTU2のいずれかを記述します

Q	Start Page × Reports × Top.v  • B Datasets	×	igger Unit	× Reveal Inserter *	×			
	top_LA0 Add		Name	Signals (MSB:LSB)		Operator	Radix	Value
			I TU1	en_signal		==	Bin	1
	× A top	1	2 TU2	RST		==	Bin	0
	s0(test OSC unig 1)							
	Sierc, ig		Add Remove				Defa	ault Trigger Rac Bin
	counter_0[11:0]@Tc							
		T	igger Expression ——					
	L. en_signal@ic, ig		Name	Expression	RAM	Sequence	Max Sequence	Max Event
	L. OSC_CIK@C				Туре	Depth	Depth	Counter
			I TE1	TU1 & TU2	3 Slices	1	2	1
		Г	Add Remove					
		۲E۷	ent Counter					
			Enable final trigger c	counter Event Counter Vali 8	-			
		r Ti	igger Out					
			Enable Trigger Out	Net NET 🔻 reveal debug top	LAO net			
				Minimum mulan usialth				
	Signal Search		Dianty Active High	winimum pulse width				
	Search	Tr	ace Signal Setur	Trigger Signal Setun				
	Jean		ace eignar eetap	ringger orginal becap				



演算子	演算子の意味
&	前後のTUの and 論理
1	前後のTUの or 論理
^	前後のTUの xor 論理
!	後に続くTUの not 論理
()	括弧内の論理式を優先
next	前のTU成立後、次のサンプルで後のTUが成立
then	前のTU成立後、後のTUが成立
#	前に指定されたTUが、後に指定された回数成立
##	前に指定されたTUが、後指定された回数連続して成立

■Trigger Expression記述例

: TU1とTU2が同時にTrueの場合にトリガ生成
: TU1もしくはTU2がTrueの場合にトリガ生成
: TU3がTrueでない場合にトリガ生成
: TU1がTrueかつTU4がTrueでない場合にトリガ生成
: TU3もしくはTU1のどちらか一方がTrueの場合にトリガ生成
: TU1がTrueになった次のサンプリングでTU2がTrueの場合にトリガ生成
: TU1がTrueになった次のサンプリング以降にTU2がTrueの場合にトリガ生成
: TU5が2回Trueになった場合にトリガ生成
: TU5が2回連続してTrueになった場合にトリガ生成

\* #および##演算子で繰り返し回数を指定する場合は"Max Event Counter"セルの設定が必要

\* thenおよびnext演算子でシーケンシャル・トリガを生成する場合は"Max Sequence Depth"セルの設定が必要



すべての設定が完了したら、Design Rule Checkアイコンをクリックします 📝 to p.v Start Page Reports × 🛛 🖓 test\_OSC.v 强 Reveal Inserter \* 👆 Datasets Q Trigger Unit Add Name Signals (MSB:LSB) Operator Radix Value 1 TU1 Bin 1 en\_signal == 🝷 \land top s0(test\_OSC\_uniq\_1) DATA\_OUT\_0[11:0]@Tc DATA\_OUT\_1[11:0]@Tc RST@Tc Add Remove Default Trigger Rac L counter\_0[11:0]@Tc Lounter\_1[11:0]@Tc Trigger Expression L en\_signal@Tc,Tg RAM Name Expression Sequence Max Sequence Max Event L osc\_clk@C Depth Depth Counter Type 2 1 TE1 TU1 3 Slices 1 1 Add Event Counter Enable final trigger counter Event Counter Valu -Trigger Out Enable Trigger Out Net NET 
reveal\_debug\_top\_LA0\_net Polarity Active High - Minimum pulse width Signal Search Search Trace Signal Setup Trigger Signal Setup Starting: "rvl\_del\_tu TU2" すべての設定において問題が無ければ、 "Design Rule Check PASSED"と表示されます Checking design rules ... INFO - The number of EBRs need INFO - The number of DistRAM (logic/ROM/RAM) slices needed is 3. Design Rule Check PASSED.



Insert Debugアイコンをクリックします 📃 Reports 📝 to p.v test OSC.v Start Page h Datasets Q Trigger Unit I top\_LA0 m Name Signals Add 1 TU1 en sigr ポップアップが表示されたら、例の様に2 🝷 Å top s0(test\_OSC\_uniq\_1) つのチェックが入っているを確認らして、 DATA\_OUT\_0[11:0]@Tc OKをクリックします DATA\_OUT\_1[11:0]@Tc Revealコアの名称を記述し、 RST@Tc 保存ボタンをクリックします Add Remove • • counter\_0[11:0]@Tc \* \* counter\_1[11:0]@Tc 强 Insert Debug to De... ?  $\times$ L en\_signal@Tc,Tg L osc clk@C Please select core(s) you want to insert. Save Reveal Pro  $\times$ NX\_reveal\_t... > NX\_reveal\_test >  $\mathbf{\Lambda}$ V U NX\_reveal\_testの検索 Q 🔽 top\_LAO 新しいフォルダー ..... ? 整理▼ 🗹 Activate Reveal file in design project 名前 更新日時 種類 🗢 PC OK Cancel Help ▶ 3D オブジェクト impl\_1 2020/04/30 11:04 ファイル フォルク source 2020/04/30 09:16 ファイル フォルく 📕 ダウンロード test\_CSC 2020/04/30 09:29 ファイル フォルタ 📕 デスクトップ 📔 ドキュメント 📕 ピクチャ 📱 ビデオ 🜗 ミュージック Uindows (C:) ✓ public (¥¥file01) ファイル名(N): NX\_reveal\_test.rvl ファイルの種類(T): Reveal Project (\*.rvl) 保存(S) キャンセル ヘ フォルダーの非表示

#### macnica

Confidential 89

NOWHERE, but HERE.





#### 







1

Reveal Analyzerが起動したら、Ready表示に なっていることを確認して、 🔯 アイコンをクリックします

Name       Signals (MSB:LSB)       Operator       Radix       Value         TU1       en_signal       ==       Bin       1         'rigger Expression	
TU1       en_signal       ==       Bin       1         'rigger Expression	
Trigger Expression Name Expression TE1 TU1 1 2 1 Sequence Depth Max Seque TE1 TU1 1 2 1 Start Page × ■ Reports × 『top.v × 『test_OSC.v × ◎ Reveal Inserter × 『Device Constraint Editor × ◎ Reveal Ana	
Name       Expression       Sequence Depth       Max Seque       T	
TEI TUI 1 2 1	
🟠 Start Page X 📮 Reports X 🍞 top.v X 🖓 test_OSC.v X 😤 Reveal Inserter X 🐨 Device Constraint Editor X 😵 Reveal Ana	
Bus/Signal Data 0:16 0:32 0:48 0:64 0:80 0:96 0:112 0:128 0:144 0:160 0:176 0:192 0	0:224 0:2
counter_1:8 1	
counter_1:7 0	
counter_1:6 0	
counter_1:6         0	
counter_1:6         0         Image: Counter_1:5         1         Image: Counter_1:4         0         Image: Counter_1:4         0         Image: Counter_1:4         Image: Cou	
counter_1:6       0	
counter_1:6       0	



NOWHERE, but HERE.





macnica

## **Revision History**





NOWHERE but HERE