# macnica



2024 年 5 月

Lattice Radiant 日本語ユーザーガイド

# 第2章 プロジェクト構造

# 2.1 プロジェクト構造と特長

Lattice Radiant のプロジェクト構造として、以下のような特長があります。

- 1. 単一ライセンスで複数のデザイン・プロジェクトを同時実行することができます
  - ・同一プロジェクトを対象にした複数実行は除きます
  - · Synplify-Proも同様にGUIを複数立ち上げて実行することができます
  - Radiant に付属する ModelSim Lattice Edition は、異なるシミュレーション・プロジェクトに対して GUI を複数立ち上げることはできますが、シミュレーションの複数実行はできません
- 2. デザイン・プロジェクトは大きくは "ストラテジー "および "インプリメンテーション "という 二つの構成要素で管理されます。本章で詳細に記述します
- 3. 本ユーザーガイドのカバーしていない項目やより詳細については以下をご参照ください
  - スタートページ・ビューからリンクされているドキュメント類
  - ・ オンラインヘルプ (メニュー [Help] → [Lattice Radiant Software Help])
  - ・ ラティスセミコンダクターのウェブサイト (https://www.latticesemi.com)
  - 特定のトピックスについて知りたい場合、GUI上でマウスポインターを当該アイテムに移動した状態でファンクションキー『F1』を押します。当該項目についてのオンラインヘルプ・ページを直接表示することができます("コンテキスト・センシティブ・ヘルプ")

Lattice Radiant では、"プロジェクト"ごとにデザインを構成しますが、主な管理機構は"ストラテジー (Strategy)"と"インプリメンテーション(Implementation)"という考え方です。プロジェクトには必ず一 つの"LPF 制約ファイル"が存在し、ユーザーが用意する RTL ソースファイルがプロジェクトの入力になり ます(図 2-1)。

インプリメンテーションはデザインの管理単位であり、デザイン実装に関わる全てのファイルを含んだも のです。論理合成や配置配線といった処理プロセスはインプリメンテーション単位で行われます。図 2-1 の 表示構成で RTL ソースファイルは [Input Files] セクション、設計制約ファイルは [Pre-Synthesis Constraint Files] および [Post-Synthesis Constraint Files] セクション、これ以外にオンチップ・デバッガー Reveal 用は [Debug Files] セクション、書き込み用ファイルは [Programming Files] セクションに、などそれぞれ表示され ます。インプリメンテーションは複数作成することができます。

ストラテジーは各プロセスの制約設定(Constraints、Preferences)やオプション設定を一元管理する機構 です。定義済みストラテジーは三種類あり、プロジェクトとして管理されます。有効なストラテジーはイン プリメンテーションごとに1つです。複数のインプリメンテーションで同じストラテジーを共用することも、 或いはインプリメンテーションごとに異なるストラテジーを割り当てることも可能です(図 2-2)。ストラテ ジー・オプション個々の詳細についてはプロセス各章の記述をご参照ください。

デザインエントリーは RTL ソースファイル (VHDL/Verilog HDL/System Verilog 記述) で、インプリメン テーションごとに登録(インポート)します。複数のインプリメンテーションで同じソースファイルを参照 して共用することが可能です(図 2-2)。モジュール生成(第4章参照)した場合は、RTL ソースファイルの 代わりに、自動生成される定義ファイル(\*.ipx)をインポートします。

なお、デザインエントリーとして SynplifyPro の出力である "\*.vm" も使用することができます。

註:本 Lattice Radiant 日本語マニュアルは、日本語による理解のため一助として提供しています。作成にあたっては各トピックについて可能な限り正確を期してお りますが、必ずしも網羅的あるいは最新でない可能性や、オリジナル英語版オンラインヘルプや各種ドキュメントと不一致がある可能性があり得ます。疑義が生じ た場合は技術サポート担当者にお問い合わせ頂くか、または最新の英語オリジナル・ソースを参照するようにお願い致します。



図 2-1. プロジェクト構造



各プロセスの処理において、デザインソース・ファイル(と設計制約ファイル)以外は必須ではありません。 図 2-2. 複数インプリメンテーションと制約設定やソース・ファイルの適用例



プロジェクトを構成する [File List] ビューの各ファイルについて、ボールド字体表示の意味することには 二通りあります。[Input Files] セクションのソースファイルについては、トップモジュールとして認識された ファイルがボールド表示になります。ボールド表示が二つ以上あったり、或いは一つもない場合は、その状態を解消する必要があります。

インプリメンテーション下の [Input Files] 以外の各セクションと、[Strategies] セクションについては"ア クティブ(有効)"なファイルがボールド字体表示になります。これらは複数のファイルがインポート(登録)されることが可能ですが、各プロセスに適用されるアクティブな設定ファイルはそれぞれ一つのみです。

# 2.2 プロジェクト管理

# 2.2.1 新規プロジェクトの作成

新規プロジェクトの作成は、メニューバーから [File]  $\rightarrow$  [New]  $\rightarrow$  [Project...] の順に選択するか、スタート ページ・ビュー上部の Project セクションで大きな "New Project" アイコン  $\swarrow$  をクリックします (図 2-3)。



これで "New Project" ウィンドウが表示されますので、その指示に従ってデバイス等を選択すればプロジェクトが生成されます。

プロジェクト生成に伴って"プロジェクト・フォルダ"は自動作成されませんので、フィッティング用の 作業フォルダを事前に作成しておく事を推奨します。

#### 図 2-3. プロジェクトの新規作成開始



"New Project" ウィンドウの始めは、プロジェクトの生成に必要なフォルダやデバイスを指定する旨のメッ セージが表示されています。そのまま『Next>』ボタンをクリックし、次に表示されるウィンドウでプロジェ クト名とプロジェクトのフォルダパスを設定します(図 2-4)。

Project セクションの「Name」セルにプロジェクト名を入力します。プロジェクト名として使用できる文字は、アルファベット、数字と"\_"(アンダースコア)です(先頭の1文字目はアルファベットのみ)。

#### 図 2-4. プロジェクトの新規作成~プロジェクト名とフォルダパスの設定

| Name:     | test   |              |
|-----------|--|--------------|
| Location  | C:/usr_ss/Rd2023p2wks/toVerifyOnly/test                                    | Browse       |
| Project w | ll be created at C:/usr_ss/Rd2023p2wks/toVerifyOnly/test/test 🛛 🔽 Create s | subdirectory |
| Location: | 0:/usr.ss/Rd2003p2wks/toVerifyOnly/test/test/impl_1                        |              |
|           |  |              |
|           |  |              |

「Location」セルにはプロジェクトで使用するフォルダーを指定します。直接パスを入力するか、『Browse...』 ボタンをクリックして立ち上がるウィンドウ上で適切なフォルダを選択します。フォルダーパスとして存在 しないフォルダー名を直接入力すると、自動的にその名称の新しいフォルダーが生成されます。 Implementation セクションの「Name」セルにはインプリメンテーション名を入力します。デフォルト名の "impl\_1" が自動的に入力されていますが、変更できます。「Name」を変更すると「Location」セルのパス表示 も自動的に更新されます。設定が完了後、『Next >』ボタンをクリックすると、次はソースをインポートする ウィンドウ [Add Source] が表示されます (図 2-4)。

図 2-5. プロジェクトの新規作成~ソースファイルのインポート

| Add Source<br>Add HDL constraint or othe | ir files.                          |
|--|------------------------------------|
| Source files:                            | Add Source. Remove Source          |
| C:/usr_ss/Rd30works/lab1conv             | /4rad/forXLKNX/RTLable8bit_led.vhd |
| C:/usr_ss/Rd30works/lab1conv             | /4rad/forXLKNX/RTL/top_lab.vhd     |
| C:/usr_ss/Rd30works/lab1conv             | /4rad/forXLKNX/RTL/tx_prbs9.vhd    |
| C:/usr_ss/Rd30works/lab1conv             | /4rad/forXLKNX/IPcat/pll1/pll1.ipx |
| Copy source to implementat               | ion source directory               |
| Create empty constraint file             | 8                                  |
|  | $\frown$                           |

『Add Source...』ボタンをクリックすると起動するファイル・ブラウザーで、必要なファイル(既存の RTL ソースや制約ファイル sdc/ldc/fdc/pdc)を選択して取り込みます。この際、ウィンドウ左下の「Copy source to...」チェックボックスにチェックが入っていると、選択したファイルがプロジェクトのフォルダーへコピー され、それがインポートされます。チェックが入っていない場合は選択したファイルがインポートされます。

| 図 2-6. プロジェクトの新規作成~デバイス選 | 択 |
|--------------------------|---|
|--------------------------|---|

|                         |           | Device Information:    |        |
|-------------------------|-----------|------------------------|--------|
| Family:                 | Device:   | Core Voltage:          | 1.00 V |
| LAW AT (Avant)          | LIFCL-17  | Logic Cells:           | 17000  |
| LFCPNX (CertusPro-NX)   | LIFCL-33  | LUTs:                  | 13824  |
| LED2NX (Certus-NX)      | LIECI-33U | Registers:             | 13824  |
| LEMYOS (MachYOS-NY)     | LIECI-40  | EBR Blocks:            | 24     |
|                         | LII CL-40 | LRAM:                  | 5      |
| LIFCL (CrossLink-INA)   |           | DSP (18×18 Multiplier) | 24     |
| 124C (Certus-INX-RI)    |           | ADC Blocks:            | 1      |
| UT24CP (CertusPro-NX-RT |           | PLLs:                  | 2      |
|                         |           | DLLs:                  | 2      |
|                         |           | POSS:                  | 0      |
| 4                       | 4         | ALUS:                  | 0      |
| Operating Condition:    | Paokage:  | PID Cells:             | 71     |
| Commercial 🔹            | CABGA256  | → PIO Pins:            | 71     |
| Performance Grade:      |           |                        |        |
| 9_High-Performance_1.0V |           | •                      |        |
| Part Number:            |           |                        |        |
|                         |           |                        |        |

各ソースファイルはプロジェクト作成後でもインポートできますので、このステップで全てをインポート する必要はありません。完了後『Next >』ボタンをクリックすると、次はターゲット・デバイスの選択ウィ

#### ンドウが表示されます(図 2-6)。

このウィンドウで、使用するデバイスやスピードグレード、パッケージを選択します。デバイスやパッケージはプロジェクト作成後でも変更できますので、確定していない条件については暫定的に適当なものを選択しておき、確定後に変更するようにします。

次に『Next >』ボタンをクリックすると、論理合成ツールの選択ウィンドウが開きます。2023.2 でのデフォルト論理合成ツールは Synplify Pro ですが、LSE(Lattice Synthesis Engine)を選択する事が可能です。また、プロジェクト生成後でも、変更することが可能です(第2.2.4.2 項参照)。

#### 図 2-7. 論理合成ツールの選択(ウィンドウの一部)

| 💦 New Project   | × |
|---|---|
| Select Synthesis Tool<br>Specify a synthesis tool for the implementation. | R |
| _ Synthesis Tools:  |   |
| Symplify Pro  |   |
| Lattice LSE   |   |
|   |   |
|   |   |

図 2-8. 新規プロジェクトの作成~設定確認

| Project Information<br>The new project will be generated with the followin | ng specifications.      |  |
|--|-------------------------|--|
| Project:   |                         |  |
| Project Name: lab1   |                         |  |
| Project Location: C:/usr_ss/Rd30works/lab1conv4rad                         | /forXLKNX/fit/lab1      |  |
| Implementation Name: impl_1  |                         |  |
| Device: LIFCL-17-98G256C   |                         |  |
| Synthesis Tool: Lattice LSE  |                         |  |
| Import Source Files:   |                         |  |
| C:/usr_ss/Rd30works/lab1conv4rad/forXLKNX/RT                               | L/sinetable8bit_led.vhd |  |
| C:/usr_ss/Rd30works/lab1conv4rad/forXLKNX/RT                               | L/top_lab.vhd           |  |
| C:/usr_ss/Rd30works/lab1conv4rad/forXLKNX/RT                               | L/tx_prbs9.vhd          |  |
| C:/usr_ss/Rd30works/lab1conv4rad/forXLKNX/IPc                              | cat/pll1/pll1.ipx       |  |
| Copy Source Files: No  |                         |  |
| Create Empty Constraint Files: No  |                         |  |
|  |                         |  |
|  |                         |  |
|  |                         |  |
|  |                         |  |
|  |                         |  |
|  |                         |  |
|  |                         |  |
|  |                         |  |
|  |                         |  |
|  | $\sim$                  |  |

次に『Next >』ボタンをクリックすると、これまでの設定の確認ウィンドウが開きます。『Finish』ボタン をクリックすれば、設定は完了です。設定内容を変更する場合は、『< Back』ボタンをクリックして適切な ウィンドウまで戻り、設定変更を行ってください。作成されたプロジェクト情報(インプリメンテーション 名やインポートしたファイル等)は、プロジェクト・フォルダに"<プロジェクト名 >.rdf"というファイル名 で保存されます。

# 2.2.2 既存プロジェクトのオープン

既存のLattice Radiant プロジェクトを開くには、メニューバーから [File] → [open] → [Project…]の順に選択 するか、スタートページ・ビュー上部の Project セクションで大きな "Open..." アイコン 📻 をクリックし ます。"Recent Project List" セクションには直近に作業したプロジェクト名が表示されています (図 2-9 の右

ます。"Recent Project List" セクションには直近に作業したプロシェクト名が表示されています (図 2-9 の石 枠) ので、開きたいプロジェクトがこの中にあれば、そのプロジェクト名をクリックしてもオープンできま す。表示するプロジェクト履歴数は、オプション設定で指定することができます(第 3.5.1 項参照)。アイコ ンをクリックした場合は、立ち上がるファイルブラウザーで\*.rdfファイルを指定します。 図 2-9. 直近プロジェクトのオープン



# 2.2.3 プロジェクトのクローズ

プロジェクトをクローズする場合は、メニューバーから [File] → [Close Project] を選択します。他のプロ ジェクトをオープンするか、Lattice Radiant を終了しても自動的にクローズされます。メニューの [File] → [Close] や [File] → [Close All] ではプロジェクトはクローズされません。

# 2.2.4 プロジェクト生成後の設定変更

# 2.2.4.1 ターゲット・デバイスの変更

図 2-10. ターゲットデバイスの変更方法1

|  | Family:  | Device:                   | Core Voltage: 1.00 V  |  |
|--|--|---------------------------|---|--|
| <ul> <li>test</li> <li>LIFCL-17-9BG256C</li> <li>Strategies</li> <li>Area</li> <li>Timing</li> <li>Strategy1</li> <li>Strategy1</li> <li>mpl_1 (Lattice LSE)</li> <li>Input Files</li> <li>Pre-Synthesis Constrain</li> <li>Lattice LSE</li> </ul> | LAV-AT (Avant)<br>LAV-AT (Avant)<br>LFCL-17<br>LFCPNX (CertusPro-NX)<br>LFCL-33<br>LFCL-33<br>LFCL-33<br>LFCL-33<br>LFCL-33<br>LFCL-33<br>LFCL-33<br>LFCL-33<br>LFCL-33<br>LFCL-40<br>Dr24C (Certus-NX-RT)<br>UT24C (Certus-NX-RT)<br>UT24CP (CertusPro-NX-RT) |                           | Locic Dells:         39000           LUTs:         32256           Registers:         32256           ER Blocks:         84           LRAM:         2           DSP (19.49.4 Multipliar)         56           ADO Blocks:         1           PLLs:         3           DLLs:         2           POSs:         1           ALUe:         1           DPHYS:         2           PIO Dells:         185           PIO Pins:         173 | 1000<br>1256<br>1256<br>1<br>5<br>85<br>73 |
| Synplify Pro   | Operating Condition:   | Paokaga:                  |   |  |
| Post-Synthesis Constra   | Commercial   | ▼ CSBGA289 ▼              |   |  |
|  | Performance Grade:   |                           |   |  |
|  | 8_High-Performance_1.0V  | 8 High-Performance_1 DV 🔹 |   |  |
|  | Part Number:   | Part Number:              |   |  |
|  | LIECI-40-8M6289C   | •                         |   |  |

ターゲットとするデバイスや、デバイスの論理規模(バルク)、或いはパッケージやスピードグレード(SG) など、このような変更の必要がある場合の操作方法は二通りあります。 第一の方法はファイルリスト・ビュー内でプロジェクト名の下に表示されているデバイス名をダブルク リックすることです(図 2-10)。これでプロジェクト作成時のデバイス選択と同じ "Select Device" ウィンド ウを表示させて変更します。第二の方法は Radiant のメニューから [Project] → [Device...] と選択することで 同じウィンドウを表示させます。

ターゲット・デバイス / パッケージ /SG はプロジェクトで一つのみ指定可能です。インプリメンテーション毎に異なる設定はできません。変更すると、論理合成プロセスからの再実行になります。また、モジュール生成ツール (IP Catalog) で生成したマクロや IP がインポートされている場合、再生成を求められるケースがあります。

### 2.2.4.2 プロジェクト属性の変更

"アクティブ"なインプリメンテーションについては、プロジェクト生成時に選択した論理合成ツール などの属性を変更することができます。Radiantのメニューから [Project] → [Property Pages] と選択する、或 いはインプリメンテーション名を選択して右クリックすると表示されるメニューから"Properties"を選択 し、"Project Properties" ウィンドウを表示させます。「Top-Level Unit」はトップレベルの指定、「Verilog Include Search Path」は Verilog RTL 記述内の" "include" 指定しているファイルの所在の設定、「HDL Parameter」は RTL 記述内のパラメータ指定、「Verilog Directive」は" "define" ディレクティブで定義するキーワードの指定 と同等のことがそれぞれ可能です。

論理合成ツールの変更は、「Synthesis Tool」セルを二回クリックすると現れるプルダウンから選択します (図 2-11 右)。また、Radiant のメニューから [Project] → [Active Implementation] → [Select Synthesis Tool...] と 選択するか、インプリメンテーション名の右クリック表示メニューから [Select Synthesis Tool...] を選択して も同様です (図 2-11 左)。



#### 図 2-11. 論理合成ツールの変更

論理合成ツールはインプリメンテーション毎に異なる指定ができます。また、変更すると論理合成プロセスからの再実行になります。また、モジュール生成ツール(IP Catalog)で生成したマクロや IP がインポートされている場合、再生成を求められるケースがあります。

# 2.2.5 プロジェクトの複製

プロジェクトを複製するためには、メニューから [File] → [Save Project As...]を選択して表示されるウィンドウで、保存フォルダと別名のプロジェクト名称を指定します。

# 2.2.6 アーカイブ・プロジェクトの作成

プロジェクトを保存する場合や何らかの都合でフォルダを移動させる場合等に、プロジェクトのアーカイ ブを作成することができます。メニューバーから [File] → [Archive Project...] を選択すると、"Archive Project"

# macnica

ウィンドウが開きます。このウィンドウでアーカイブ・ファイル(.zip)の保存先と名称を指定します。アー カイブ・ファイルであることが容易に判別できるような名称、例えば"\_archv.zip"のようにすることを推奨 します。

Radiant の環境設定オプションの一つである「Archive all files under the Project directory when archving project」がデフォルトでイネーブルされています(図 3-13、および第 3.5.1 項参照)。この状態、または "Archive Project" ウィンドウ左下にある「Archive all files under the Project directory.」にチェックが入れると、 プロジェクトとの関連に関わらずプロジェクト・フォルダ下にあるフォルダとファイル全てが含まれるアー カイブが作成されます。チェックが入っていない場合で、環境設定オプションがデフォルトからディセーブ ルに変更された場合は、プロジェクトの復元に必要な関連フォルダとファイルのみの、サイズの小さいアー カイブ・ファイルが作成されます。FAE のテクニカルサポートにプロジェクトを送付して技術支援を受ける 場合などに、後者のアーカイブ機能を用いると、小さいファイルサイズでやりとりが容易になります。

なお、予期しないトラブルを防ぐため、アーカイブ後の.zipファイルは Windows 対応の解凍ツールを用いて unzip するのではなく、メニューから [File] → [Open] → [Archived Project...]を選択して(図 2-12)復元するようにします。立ち上がるウィンドウで(図 2-13)、アーカイブ・ファイルと復元先のフォルダーを「Destination directory」セルにブラウズ後指定して『OK』をクリックします。

#### 図 2-12. アーカイブ・プロジェクトの復元操作1



復元先のファイル / フォルダ構造は、アーカイブ元のそれとは異なり、ツール所定の様式で展開されます。 Ø 2-13. アーカイブ・プロジェクトの復元操作2

| Open Archived Project  | ×                                     |
|--|---------------------------------------|
| Archived project file:   |                                       |
| C:/usr_ss/RD2022p1 wks/test_arch vzip                                      |                                       |
| Destination directory:   | ブラウス                                  |
| C:/usr_ss/Rd2023p2wks/LPDDR4fromTech                                       | · · · · · · · · · · · · · · · · · · · |
| Project will be created at C:/usr_ss/Rd2023p2wks/LPDDR4fromTech/test_archv | Create subdirectory                   |
|  | OK Gancel                             |

なお、当該デザインにモジュール生成ツールで作成した "ROM モジュール" が含まれている場合は注意が 必要です。ROM 生成には必ずメモリ初期化用のテキスト・ファイル".mem" が必要です(第4.6.1 項参照)。 元々のプロジェクト・フォルダー下に\*.mem が存在し、かつ全ファイルを全てアーカイブに含める設定以外 では、アーカイブ zip には含まれないことにご留意ください。

# 2.3 インプリメンテーションの管理

「インプリメンテーション」とは、前述のとおりデザインの管理単位であり、デザイン実装に関わる全てのファイルを含んだものです。Radiant では、単一プロジェクト内に複数のインプリメンテーションを定義することができます。それぞれのインプリメンテーションで異なるソースファイルや制約ファイル、あるいはオ

プションを用いて論理合成や配置配線を行うことができます。Radiant では単一プロジェクト内で最適な実装の推敲を行うことが容易です。

# 2.3.1 新規インプリメンテーションの追加

インプリメンテーションは新規プロジェクトを作成した際に必ず1つ作成されます(ユーザーが命名)。追加の新規インプリメンテーションが必要な場合、メニューバーから [File] → [New] → [Implementation...]の順に選択するか、ファイルリスト・ビューの一番上に表示されているプロジェクト名を右クリックし [Add] → [New Implementation...]の順に選択します(図 2-14 左)。これで "New Implementation" ウィンドウが表示されます(図 2-14 右)。

### 図 2-14. インプリメンテーションの追加

|                                 |  |                     | Rew Implementation   | ×  |
|---------------------------------|--|---------------------|--|--|
| Synthesize E                    | Synthesize E<br>選択して右クリック<br>Open<br>Open With<br>Open Containing Folder |                     | Name: impl_2<br>Directory: impl_2<br>Location: C:/usr_ss/Rd30works/lab1conv4 | Synthesis Tool Synplify Pro<br>Default Strategy Strategy 1 |
| <ul> <li>Input Files</li> </ul> | Add  | New File            |  |  |
| 🕨 🚞 Pre-Synthesis Cor           | Attach Constraint File   | New Implementatio   | n  |  |
| 🚞 Post-Synthesis Co             | Clone Implementation   | New Strategy        |  |  |
| 🚞 Debug Files                   | Clone Strategy   | Existing File       |  |  |
| 🚞 Script Files                  | Run  | Existing Simulation | File   |  |
| 🦰 Analysis Files                | Set as Active  | Existing Strategy   |  |  |
| 🚞 Programming File              | Remove   |                     |  |  |
|                                 | Select Synthesis Tool  |                     | Copy source to implementation directo  | ry Properties _  |
|                                 | Set Top-Level Unit   |                     |  |  |
|                                 | Include for  |                     |  | OK Cancel  |
|                                 | Properties   |                     |  |  |

「Name:」セルは追加するインプリメンテーションの名称、「Directory:」セルはインプリメンテーションで 使用するファイルを格納するフォルダ名です。名称を先に入力するとフォルダ名も自動的に同じものが入力 されますが、変更することもできます。

「Synthesis Tool」セルと「Default Strategy:」セルは、それぞれ右側の▼アイコンをクリックして適切なものを選択します。インプリメンテーション作成後に変更することも可能です。

#### 図 2-15. 既存インプリメンテーションからのソースのインポート例

インプリメンテーション作成時に『Add Source』ボタンをクリックしてソースファイルのインポートがで きます。プルダウンメニューで[Browser...]と[From Existing Implementation]が表示されます。ブラウザを使 用して既存のファイルを選択する場合は前者を選択します。既存のインプリメンテーションにインポートさ れているソースを選択する場合は、後者を選択しますが、すると既存のインプリメンテーション名が全て候 補としてリストされますので、その中から1つを選択します(図 2-15。この図では一つのみ)。

この際、ウィンドウ左下の「Copy source to implementation directory」にチェックが入っていると、選択したソースは新規に作成したインプリメンテーションのフォルダにコピーされ、それがインポートされます。

チェックが入っていないと選択したオリジナルのソースファイルがインポートされます。コピーしたものを インポートする場合、オリジナルのソースファイルは変更されませんので、他のインプリメンテーションの ソースには影響しません。逆にオリジナルのソースファイルをインポートする場合、複数のインプリメンテー ションが同一ソースを参照していれば、更新された際に全てが影響されます。

必要なソースを選択後、『OK』ボタンをクリックして設定は完了です。"インプリメンテーション・フォ ルダ"が自動作成され、各種ファイル / サブフォルダがその下に置かれます。

# 2.3.2 インプリメンテーションの複製 (クローン)

Radiant にはインプリメンテーションの複製("クローン・インプリメンテーション")を容易に生成する 機能があります。

#### 図 2-16. インプリメンテーションの複製

| ■ LIFLL-17-980256L<br>▼   Strategies<br>■ Area<br>■ Timing 選択して  | (右クリック                              | 関 Clor   | ne impl_1 Implementa                            | ation  |                   |
|--|-------------------------------------|----------|---|--|-------------------|
| Strategy1  |                                     | Name:    | imp1_3  | Synthesis Tool:                                  | lse               |
| impl_1 (Lattice LSE)   | Open                                | Director | y: impl_8                                       | Default Strategy:                                | Strategy 1        |
| <ul> <li>Input Files</li> <li>Pre-Synthesis Constrain</li> </ul> | Open With<br>Open Containing Folder | Location | n: C:/usr_ss/Rd30w                              | vorks/lab1conv4rad/forXLKN                       | X/fit/lab1/impl_3 |
|  | Regenerate All IPs                  | Files    | referenced outside of                           | f original implementation dire                   | ctory             |
|  | Add<br>Attach Constraint File       | • 0 0    | ontinue to use the ex<br>opy files to new imple | isting references<br>ementation source directory |                   |
| Г  | Clone Implementation                |          |   |  |                   |
|  | Clone Strategy                      |          |   |  | OK Cancel         |
|  | Run                                 | •        |   |  | ter and the       |
|  |                                     |          |   |  |                   |

複製の元になるインプリメンテーションを選択後、右クリックで[Clone Implementation...]を選びます(図 2-16 左)。"アクティブ"(次項で記述)でないインプリメンテーションでも選択は有効です。その後表示されるウィンドウ(図 2-16 右)で複製後の名称を「Name:」セルに入力します。下部でソースファイルを参照するか、コピーするかの指定も行います。インプリメンテーションがフォルダー括で複製され、付与した名称になります。

# 2.3.3 インプリメンテーションのアクティブ化

図 2-17. インプリメンテーションのアクティブ化



複数のインプリメンテーションを持つプロジェクトでは、"アクティブ"なインプリメンテーションは一 つだけです。アクティブとは、論理合成以下各処理プロセスの対象ということです。従って意図する処理対 象のインプリメンテーションは、初めにアクティブ化してから、またはアクティブであることを確認してか らすべての操作を行う必要があります。

ファイルリスト・ビューで、アクティブ化したいインプリメンテーション名を選択後に右クリックし、メ ニューから [Set as Active Implementation] を選択します。インプリメンテーションがアクティブになったこと を示すボールド字体になります。

# 2.3.4 インプリメンテーションの削除

不要なインプリメンテーションをプロジェクトから削除するには、まずそのインプリメンテーションを非アクティブ化(他のインプリメンテーションをアクティブ化)します。次にそのインプリメンテーション名を右クリックし、[Remove]を選択するか(図 2-17 で赤枠の下)、またはインプリメンテーションを選択した状態でキーボードの[Delete]キーを押します。

アクティブなインプリメンテーションは削除できません。なお、"削除"はインポート情報の削除であり、 ファイルやフォルダ自体は削除されません。

# 2.3.5 インプリメンテーションのプロパティ設定

プロパティ設定はメニューバーから [Project] → [Property Pages] の順に選択するか、ファイルリスト・ビューでインプリメンテーション名を右クリックして [Properties] を選択します (図 2-18 左)。これにより "Project Properties" ウィンドウが立ち上がります (図 2-18 右)。

#### 図 2-18. インプリメンテーションのプロパティ設定



プロパティ項目の意味は以下の通りです。インプリメンテーション名が左枠で選択された状態で、右枠内 でそれぞれ確認・変更します。なお、非アクティブなインプリメンテーションを選択した場合は、何も表示 されませんので、変更は一切できません。

#### Top Level Unit

デザインソースの最上位階層のエンティティ(VHDL)/モジュール(Verilog)名を入力できます。ほ とんどの場合、最上位階層名はインポートしたソースから自動的に検出します。しかし VHDL/Verilog HDL 混在の場合など、最上位階層が認識されないケースがあります。そのような場合にここで指定しま す。セルをクリックすると、右端に▼印が現れ、プルダウンでその候補が表示されます。

# macnica

#### Synthesis Tool

選択されている論理合成ツールが表示されますが、変更することができます。

#### Automaticly Compile Order

2023.2 から追加されました。デフォルトは 'on' で、ソースファイルのコンパイル順序を自動的に設定 します。このウィンドウで 'off' にすることもできますが、Input Files セクションでファイルを上下にド ラッグして順序を変える操作をすると、オフにするかどうかのメッセージがポップアップします。

#### **VHDL Library Name**

インプリメンテーションで、デフォルトで使用する VHDL ソースのコンパイル先ライブラリー名の設 定です。デフォルトでは work ライブラリーとしてコンパイルされます。VHDL ソース単位でコンパイル 先のライブラリー名が異なる場合は、デザインソースのプロパティで設定します(第2.6.6 項参照)

#### Verilog Standard

デフォルトは Verilog 2001 で、Verilog 95 と System Verilog が選択できます。

#### **Preservation Level**

2023.1 から追加されたブロックベース・デザイン (Block Based Design) に関するものですが、2023.2.1 時点では何も設定できません。

#### Verilog Include Search Path

Verilog HDL ソース内で相対パス記述でインクルードしているファイルを検索するパスの設定です。インクルードされるファイルが、ソース内にフルパスでファイル名が記述されていたり、プロジェクト内の適切なフォルダに保存されていたりする場合は、設定する必要はありません。

#### **HDL** Parameters

HDL ソースにグローバルで作用するパラメータ (generic/VHDL、parameter/Verilog) を指定することが できます。VHDL ソースによるプロジェクトで Reveal デバッガを使用する場合、generic 宣言しているパ ラメータがあれば、全てここに列記する必要があります(第11.2.1 項参照)。複数定義する場合は以下の ようにセミコロンで分離します(改行はできません)。

-- 記述例 g\_bus\_width=16;comm\_id=8;

#### Verilog Directives

Verilog HDL の "define" に相当するコンパイラ指示子を指定できます。複数定義する場合はセミコロン で分離します(改行はできません)。

# 2.4 ストラテジーの管理

ストラテジーは前述のように各プロセスの制約設定(Constraints、Preferences)やオプション設定を一元 管理する機構です。Radiantでは、プロジェクト内に複数のストラテジーを持ち、それぞれのストラテジーで は異なるオプション設定を定義することができます。インプリメンテーションごとに"アクティブ"な(有 効な)ストラテジーは一つだけです。

# 2.4.1 デフォルト・ストラテジー

プロジェクトを作成した際に、以下の3つのストラテジーが作成されています。Strategy1以外は編集することができません。

: 必要なリソース(スライス)数が最小になるように設定されたストラテジー

Timing : タイミング要求を優先するよう設定されたストラテジー(全てデフォルト)

**Strategy1** : Timing と同じ (ユーザーが編集可能)

ストラテジーを追加するには、新たに作成する方法と、既存のストラテジーを複製する方法があります。

Area



# 2.4.2 新規ストラテジーの作成

新規作成する場合は、メニューバーから [File]  $\rightarrow$  [New]  $\rightarrow$  [Strategy...]の順に選択するか、ファイルリスト・ビュー内の [Strategies] 表記を選択して右クリックし、[Add]  $\rightarrow$  [New Strategy...]と選択します(図 2-19 左)。これで、"New Strategy" ウィンドウが表示されます(図 2-19 右)。

New Strategy ウィンドウの「Strategy ID:」セルにストラテジー名を入力します。Radiant 上にはこの名称で 表示されます。「File name:」セルにはデフォルトでストラテジー ID と同じものが自動入力されますが、変更 できます。「Save to Location:」セルはストラテジー設定ファイルを保存するフォルダです。デフォルトでプ ロジェクトフォルダが設定されていますが、変更することも可能です。

全ての設定完了後、OK ボタンをクリックすると、新規ストラテジー(設定は全てデフォルト)が作成され、"<ストラテジー名 >.sty" というファイル名で指定フォルダに保存されます。

#### 図 2-19. 新規ストラテジーの追加

| Information     Informati | 選択して右ク!<br>のen<br>Open With<br>Open Containing Folder<br>Regenerate All IPs | リック<br>-                       | Strategy: Strategy ID: File name:          | File extension: st | sty |
|---|---|--------------------------------|--|--------------------|-----|
| <ul> <li>impl_1 (La</li> <li>input</li> </ul>   | Add  Attach Constraint File.  | New File<br>New Implementation |  |                    |     |
| <ul> <li>Pre-Sv</li> </ul>  | Clone Implementation  | New Strategy                   | Save to location:                          |                    |     |
| [   | Clone Strategy  | Existing File                  | C:/usr_ss/Rd30works/gdmi4xlnk/fit/gdmiDemo |                    | 12  |
| -   | Run   | Existing Simulation File       |  |                    |     |
| ,   | Set as Active   | Existing Strategy              |  |                    |     |
| ×   | Remove  |                                |  | OK Ca              | ;ar |
|   | Colored Complements Tarel   |                                |  |                    |     |

# 2.4.3 ストラテジーの複製

Lattice Radiant には既存ストラテジーの複製"クローン(Clone)"を作成する機能があります。複製した いストラテジーを選択して右クリックし、表示されるメニューから [Clone Strategy...]を選択します(図 2-20 左)。これで、"Clone \*\*\* Strategy"ウィンドウ('\*\*\*' は複製元のストラテジー名)が立ち上がりますの で、新ストラテジー名を入力します(図 2-20 右)。

#### 図 2-20. ストラテジーの複製

| Add Attach Constraint File Clone Implementation Clone Trategy | <ul> <li>Timing</li> <li>Strategies</li> <li>Strategyt</li> <li>Strategyt</li> <li>Impl_1 (Lattice LSE)</li> <li>Input Files</li> </ul> | 選択して右クリック<br>Edit<br>Open With<br>Open Containing Folder<br>Regenerate All IPs | Clone Strategy 1 Strategy Strategy: File name: File extensio Save to location: | n: sty |
|---|---|--|--|--------|
| Clone Implementation  |   | Add Attach Constraint File   | C:/usr_ss/Rd30works/lab1conv4rad/forXLKNX/fit/lab1                             |        |
| Clone Strategy  |   | Clone Implementation   |  |        |
| Clone strategy  |   | Clone Strategy   | OK   | Cance  |
|   |   | Set as Active Strategy   |  |        |

Clone Strategy ウィンドウの設定は、新規ストラテジーを追加する場合と同じですが、作成されるストラテジーの設定値が複製元と同じになっています。プロジェクト作成時にデフォルトで生成される設定変更できないストラテジーである "Area" や "Timing" の場合でも、複製版は変更が可能です。

図 2-21. ストラテジーのアクティブ化



# 2.4.4 適用するストラテジーの選択(アクティブ化)

インプリメンテーションでは、"アクティブ化"されている1つのストラテジーのみが有効です。このため"ストラテジーのアクティブ化"がすなわち適用するストラテジーの選択になります。

ストラテジーをアクティブ化するには、ファイルリスト・ビューで当該ストラテジーをクリックして選択 後、右クリックすると表示されるメニューから [Set as Active Strategy] を選択します(図 2-21)。アクティブ 化されたストラテジーは太字で表示され、以後のプロセス処理に適用されます。

### 2.4.5 ストラテジーの削除

プロジェクトで不要になったストラテジーは削除できます。ファイルリスト・ビューで削除したいストラ テジーを右クリックして選択後、表示メニューから [Remove] を選択するか、キーボードの [Delete] キーを押 すと、ストラテジーがプロジェクトから削除されます。"プロジェクトから削除"することはインポート情 報の削除であり、ストラテジー・ファイルの削除ではありません。

なお、非アクティブなインプリメンテーションでもアクティブなストラテジーは削除できません。また、 プロジェクト作成時に自動生成されているものは、全て削除できません。

# 2.4.6 ストラテジー・オプションの編集

ストラテジー・オプション項目を変更・編集するためには、まずファイルリスト・ビューでストラテジー 名をダブルクリックするか、または意図するストラテジーを右クリックして選択後、表示されるメニューか ら[Edit]を選択します。ストラテジー・オプションの設定ウィンドウが立ち上がります(図 2-22)。



| rocess   | A  | All .     | ✓ Default             |
|--|--|-----------|-----------------------|
| - 🛅 Synthesize Design  | Name   | Туре      | Value                 |
| Synplify Pro   | Command Line Options   | Text      |                       |
| LSE  | Disable Auto Hold Timing Correction  | T/F       |                       |
| Post-Synthesis   | Disable Timing Driven  | T/F       |                       |
| Post-Synthesis Timing Analysis   | Multi-Tasking Node List  | File      |                       |
| Map Design   | Number of Host Machine Cores   | Num       | 1                     |
| Map Timing Analysis  | Pask Logic Block Utility [blank or 0 to 100]   | Num       |                       |
| Place & Route Design   | Path-based Placement   | List      | Off                   |
| IO Timing Analysis   | Placement Iteration Start Point  | Num       | 1                     |
| <ul> <li>IO Timing Analysis</li> <li>Timing Simulation</li> <li>Bitstream</li> </ul> | Placement Iterations [0-100]   | Num       | 1                     |
|  | Placement Save Best Run [1-100]  | Num       | 1                     |
|  | Prioritize Hold Correction Over Setup Performance  | T/F       |                       |
|  | Run Placement Only   | T/F       |                       |
|  | Set Speed Grade for Hold Optimization  | List      | Default               |
|  | Set Speed Grade for Setup Optimization   | List      | Default               |
|  | Stop Once Timing is Met  | T/F       |                       |
|  | Setting this to True prevents the design from being r<br>but not routed Unified Design Database(udb) file. | outed. PA | R will output a place |

図 2-22. ストラテジー・オプション設定ウィンドウ (PAR)

このウィンドウで各プロセスの定義済みオプション設定を変更することができます。左枠で意図するプロ セスかサブプロセスを選択します。オプション項目の詳細については、各プロセス章の記述をご参照くださ い。

# 2.5 設計制約ファイルの管理

Radiant の制約ファイルに三つのタイプがあります。Radiant プロジェクトではインプリメンテーションご とに1つ以上の sdc/pdc 制約ファイルが存在できますが、"アクティブ"なものは一つです。或いは制約ファ イルが一切なくても処理プロセスに問題はありませんが、実デザインの実装ではピン配置指定や動作クロッ クに対するタイミング制約は必要ですので、実質的に最低限\*.sdc/\*.pdc 各一つはインポートして適用するの が通常です。

• Pre-Synthesis Design Constraints (\*.sdc)

論理合成に適用される業界標準の Synopsys 設計制約書式の制約です。論理合成ツールとして Synplify Pro を選択している場合、\*.fdc を指定することもできます。

Post-Synthesis Design Constraints (\*.pdc)
 論理合成後の処理に適用されるタイミング制約や、ピン配置していなどのRadiant 固有の設計制約です。

• Lattice Design Constraints (\*.ldc)

Lattice 独自の制約で sdc (ver.2.0) と論理合成アトリビュートの組み合わせたものです。IP などを生成 すると付随して生成されます。それらに含まれるピン配置やピン属性指定、一部のタイミング制約につ いてはプロジェクトとしての制約に自動的に反映されます。

それぞれの作成方法等については、第15章、第16章をご参照ください。

# 2.5.1 既存の制約ファイルのインポート

既存の制約ファイルをインポートする場合は、メニューバーから [File] → [Add] → [Existing File...] と選択 するか、ファイルリスト・ビューでインプリメンテーション・セクション下 [Pre-Synthesis Constraint Files] や [Post-Synthesis Constraint Files] 行を選択後右クリックし、表示されるメニューから [Add] → [Existing File...] の順に選択します。図 2-23 は sdc のインポート例ですが、他も同様です。

#### 図 2-23. 既存 sdc 制約ファイルのインポート例



"Add Existing File" ウィンドウ(図 2-24) が表示されます。"Files of Type" として [Pre-Synthesis Constraint Files (\*.sdc)] が選択されて立ち上がりますので(必要に応じてタイプを変更した後)、ブラウズして適切なファイルを選択し、『Add』ボタンをクリックします。

ここで、ウィンドウ左下の [Copy file to Implementation's Source directory] にチェックが入っていると、イ ンプリメンテーション・フォルダにコピーが作成され、これがインポートされます。チェックが入っていな い場合は、選択したファイルがインポートされます。

なお、\*.fdc をインポートする場合は、[Pre-Synthesis Constraint Files] セクション下にある [Synplify Pro] を 選択後右クリックして同様に指定します。

#### 図 2-24. インポートする制約ファイルの選択

| ookin: 📙 C:¥                               | usr_ss¥Rd30works¥lab1conv4rad¥forXL   | KNX¥fit 👻                                | 00          | 0 🖪       |               |
|--|---|--|-------------|-----------|---------------|
| S My Computer                              | Name  | Size                                     | Туре        | Date Mod  | lified        |
| 2 40448                                    | lab1  |  | File Folder | 2021/10/2 | 26 15:47      |
|  | chk_lab1.sdc  | 129 バイト                                  | sdc File    | 2021/10/2 | 26 15:47      |
|  | Lattice LSE (*.ldc )  |  |             |           |               |
|  | Symplify Pro (*fdc))<br>Post-Symbesis Com<br>Debug Files (*rvl *r<br>Script Files (*spf)<br>/ Analysis Files (*rsf)<br>/ Analysis Files (*rsf)<br>/ Analysis Files (*rsf)<br>/ All Files (**) | straint Files (* pdc )<br>va )<br>*xcf ) |             |           | •             |
| ile name:chk_lab                           | Symplify Pro (**dc-)<br>Post-Symbesis Com<br>Debug Files (*spt)<br>Analysis Files (*spt)<br>Analysis Files (*spt)<br>Analysis Files (*spt)<br>All Files (**)                                  | straint Files (*pdc )<br>va )<br>*xcf )  |             |           | Add           |
| ile name: chk_lab<br>iles of type: Pre-Syn | symplify Pro(**dc.)<br>Post-Symbesis Com<br>Debug Files (*rv1 *<br>Scrijst Files (*sof<br>Analysis Files (* pot<br>Programming Files (*<br>All Files (*sof<br>1sdc                            | straint Files (*pdc)<br>va)<br>*xcf)     |             | -         | Add<br>Cancel |

# 2.5.2 適用する制約ファイルの選択(アクティブ化)

インプリメンテーションに複数の制約ファイルが Pre-/Post- それぞれにインポートされている場合でも、 有効(アクティブ)なものは一つです。アクティブ化するためには、ファイルリスト・ビューでアクティブ でない制約ファイルを選択後右クリックし、表示されるメニュから [Set as Active Preference File]を選択しま す。アクティブ化された制約ファイルは太字で表示され、以後のプロセス処理に適用されます。

複数のファイルがインポートされていても、すべて非アクティブにできます。

### 2.5.3 制約ファイルの削除

不要になった制約ファイルは、プロジェクトから削除することができます。ファイルリスト・ビューで削除したい制約ファイルを選択後右クリックし、表示されるメニューから [Remove] を選択するか、選択した状態でキーボードの [Delete] キーを押します。"プロジェクトから削除"はインポート情報の削除であり、ファイル自体は削除されません。

アクティブな制約ファイルでも削除できますので、ご注意ください。

# 2.6 RTL ソースファイルの管理

# 2.6.1 新規 RTL ソースファイルの作成

新規 RTL ソースファイルを作成する場合、メニューバーから [File] → [New] → [File...] と選択するか、も しくはファイルリスト・ビューでインプリメンテーション・セクション下の [Input Files] 行を選択後右クリッ クし、表示されるメニューから [Add] → [New File...] の順に選択します。"New File" ウィンドウが起動します ので、適宜意図するタイプを選択して作業を開始します。

一般的には、RTL ソースファイルを Radiant のようなフィッティング・ツール上で新規作成するのは非常 にまれですので、ここでの詳細説明は割愛します。

# 2.6.2 既存の RTL ソースファイルのインポート

図 2-25. 既存のソースファイルのインポート



作成済みの RTL ソースファイルをインプリメンテーションにインポートする場合は、メニューバーから [File]  $\rightarrow$  [Add]  $\rightarrow$  [Existing File...] の順に選択するか、もしくはファイルリスト・ビューでインプリメンテー ション・セクション下の [Input Files] 行を選択後右クリックし、表示されるメニューから、[Add]  $\rightarrow$  [Existing

# macnica

File...] の順に選択します(図 2-25)。"Add Exiting File"ウィンドウが表示されますので、ブラウズして指定 します。

"Add Exiting File" ウィンドウでは、必要に応じて適宜 "Files of Type" を選択し直します。同ウィンドウ左下の「Copy file to Implementation's Source directory」にチェックが入っていると、インプリメンテーション下の "source フォルダ"にコピーが作成され、これがインポートされます。チェックが入っていない場合は、選択したファイルがインポートされます。

なお、モジュール生成ツール IP Catalog(参照)で生成済のモジュールをインポートする場合は、RTL 記述のトップファイル(.v)ではなく、それらの定義ファイル(拡張子".ipx")を指定します。

# 2.6.3 対象プロセスの指定

インポートした RTL ソースファイルは、デフォルトで"シミュレーションおよび論理合成"の対象として 設定されますが、これをシミュレーションのみや論理合成のみの対象に変更できます。



| 👻 🗾 test                     |                             |  |
|------------------------------|-----------------------------|--|
| IFCL-17-9BG256C              |                             |  |
| 🔻 🚞 Strategies               |                             |  |
| = Area                       |                             |  |
| : Timing                     |                             |  |
| 📝 Strategy1                  |                             |  |
| 🝷 ಶ impl_1 (Lattice LSE) 🛛 📜 | <b>፪択して右クリック</b>            |  |
| 🔻 🚞 Input Files              |                             | 7  |
| L././RTL/dechat.v            | Open                        |  |
| ► 🖟//toVerifyOnly            | Open With                   |  |
|                              | Open Containing Folder      |  |
| 🔻 🚞 Pre-Synthesis Constrai   | Regenerate All IPs          |  |
| Lattice LSE                  | Add 🕨                       |  |
| Post-Synthesis Constra       | Attach Constraint File      |  |
| 🚞 Debug Files                | Clone Implementation        |  |
| Script Files                 | Clone Strategy              |  |
| Analysis Files               | Run                         |  |
| Programming Files            | Exclude from Implementation |  |
|                              | Remove                      |  |
|                              | Select Synthesis Tool       |  |
|                              | Set Top-Level Unit          |  |
|                              | Include for 🔹 🕨             | <ul> <li>Synthesis and Simulation</li> </ul> |
|                              | Properties                  | Synthesis                                    |
|                              |                             | Simulation                                   |

当該 RTL ソースファイルを選択後、右クリックして表示されるメニューから [Include For] を選択するとリストが表示されますので、この中から1つを選択します。

[Synthesis] または [Synthesis and Simulation] を選択したソースは、論理合成の対象となります。[Simulation] または [Synthesis and Simulation] を選択したソースは、"Simulation Wizard"(第10章参照)で論理シミュレーション用のコンパイルスクリプトが自動作成される時に、デフォルトでコンパイル対象として含まれます。

#### 使用例

- ・ テストベンチをインポートして [Simulation] に設定
- ・ 論理合成用のブラックボックス・モデル(ファイル)をインポートして [Synthesis] に設定

# 2.6.4 使用しないソースファイルの扱い

RTL ソースファイルは、インポートしていてもインプリメンテーションごとに処理の対象から除外することができます。例えば(内部の記述が異なるが)同じ entity/module 名のファイルを複数インポートしておき、インプリメンテーション毎に使用するファイルを切り替えて使用することができます。

ファイルリスト・ビューの [Input Files] セクションで、処理対象から外したいファイルを選択した後、右 クリックして表示されるメニューから [Exclude from Implementation] を選択すると、そのファイルは処理対象 から除外されます。対象から除外されたファイルは、薄い文字で表示されます。 この設定は選択されているインプリメンテーションでのみ有効で、他のインプリメンテーションには反映 されません。また "Remove" とは異なり、インポート自体は解除されません。

ー度除外したファイルを再び処理対処に戻す場合は、同様に右クリックして表示されるメニューから [Include in Implementation]を選択します。

# 2.6.5 RTL ソースファイルの削除

不要になった RTL ソースファイルは、プロジェクトから削除できます。[Input Files] セクションで削除したいソースファイルを選択後、右クリックして表示されるメニューから [Remove] を選択するか、選択した状態でキーボードの [Delete] キーを押すと、プロジェクトから削除されます。ファイル自体は削除されません。

また、インポート済みの RTL ソースファイルを移動した場合など、ツールが見つからないと判断すると、 当該ファイル名を取り消し線で表示します。削除するか、移動したものを元に複製するか戻すなどの対処を します(任意)。

# 2.6.6 RTL ソースファイルのプロパティ設定

インポート済み RTL ソースファイルのプロパティとして、個別に以下の設定を行うことができます。

- · VHDL ソースのコンパイル先ライブラリー名
- ・ Verilog HDL ソース内でインクルードされているファイルの検索パス

#### 図 2-27. Project Property ウィンドウ~ RTL ソースファイルの設定



第 2.3.5 項と同様の手順で "Project Properties" ウィンドウを表示します。ソースファイルを選択してから 表示しても同様です。ウィンドウ左枠でプロパティを設定したいソースファイルを選択すると、ウィンドウ 右側に設定可能な項目が表示されます。図 2-27 は VHDL ソースを選択した場合の表示例です。

なお、インプリメンテーション作成時に既存のインプリメンテーションにインポートされているソースを 参照した場合、これらのプロパティ設定も反映されます。従ってインプリメンテーション毎に設定し直す必 要はありません。

# 2.6.7 RTL ソースファイルの暗号化

Radiant はインプリメンテーションにエントリーする RTL ソースファイルのモジュール (エンティティ) 単位での暗号化に対応しています。

ラティスの公開鍵を用いる場合を Verilog を例にした手順は次の通りです。Verilog の "pragma" は VHDL で は "protect" が相当します。

- 1. RTL ソース先頭に次のような pragma (Verilog) / protect (VHDL) 属性の宣言文を入れます。
  - `pragma protect version=1

`pragma protect encoding=(enctype="base64")

テンプレートにある次の宣言は任意です。



`pragma protect author="<Your Name>"

`pragma protect author\_info="<Your info>"

2. 以下を RTL ソース内に記述するか、またはテキストファイル "key.txt" として用意します。

`pragma protect key\_keyowner= "Lattice Semiconductor"

`pragma protect key\_keyname= "LSCC\_RADIANT\_2"

`pragma protect key\_method="rsa"

`pragma protect key\_public\_key

 $\label{eq:mission} MIIBI jANBg kqhkiG9w0BAQEFAAOCAQ8AMIIBCg KCAQEA0EZKUUh buB6vSsc7OhQJ iNAWJR5unW/OW p/LFI71eAl3s9bOYE2OlKdx bai+ndleo8xFt2bt xetUzuR6SrvhxR2Sj9BbW1QToo2u8JfzD3X7AmRvlwKRX870 8DPo4LDHZMA3qh0kfDDWkp2EausfLzE2cVxgq7fy/bDhUeN8xKQCSKJ7aguG6kOI6ROoZz211jzDLUQzhm 2qYF8SpU1otD8/uw53wLfSuhR3MBOB++xcn2imvSLqdg HWuhX6CtZIx5CD4y8inCbcLy/0Qrf6sdTN5SAg2 OZhjeNdzmqSWqhL2JTDw+Ou2fWzhEd0i/HN0y4NMr6h9fNn8nqxRyE7IwIDAQAB \\$ 





3. その後に RTL ソース内に一行空けて使用するアルゴリズムを宣言します。対応するのは標準的な AES の CBC モードで、キーワードは "aes256-cbc" (デフォルト)または "aes128-cbc" です。

`pragma protect data\_method="aes256-cbc"

4. RTL ソース内で暗号化する対象の記述範囲の前後に次のようなキーワードを記述します。



pragma protect begin

<your code>

pragma protect end

5. TCL コンソールで以下のようなコマンドを実行します(<>内は実際のファイル名や言語を記述)。 上ステップ2でキーファイルを用意している場合はこのように"-k"オプションで指定します。RTL 内に記述している場合は不要です。

encrypt\_hdl -k <keyfile> -l <verilog | vhdl> -o <output\_file> <input\_file>

出力ファイル名の指定は任意です。その場合は "<input\_file>\_enc.v" のような名称で生成されます。

暗号化された RTL ソースファイルは、もちろんインプリメンテーションにインポートして使用できます。

RTL ソースファイルにコピー&ペーストできるテンプレートは Radiant GUI 操作で容易に入手できます。ま ず GUI 左枠のウィンドウ下部にある三つのタブから、[Source Template] を選択します。表示されるセクショ ンから [Verilog] か [VHDL] を展開し、[Encryption Templates] を展開すると、Radiant の対応しているベンダー を含めた 8 つのテンプレートが用意されていることがわかります (図 2-28)。

なお、RTL ソースの暗号化では、Radiant フロー以外で論理合成として Synplify Pro 対応にする場合は、RTL ソース内に "key\_keyowner" としては "Synplicity"、 "key\_keyname" として "SYNP15\_1" および "SYNP05\_001" の 二つについてそれぞれの "key\_public\_key" を RTL ソースファイルの冒頭に追加しておくようにします。

関連情報についてはオンラインヘルプで[User Guides]→[Securing the Design]→[HDL File Encryption Steps] をご参照ください。

| リビジョン    | ページ | 内容   |
|----------|-----|--|
| 2022.1   | 6   | Rev.3.2.1 からバージョン・アップに伴い、図2-9を更新                   |
|          | 19  | RTL暗号化について、LSEのみの対応の注記を追加                          |
| (r1)     | 1   | デザインエントリーとして*.vmが可能なことを追記                          |
|          | 7   | 2.2.4.2項を"プロジェクト属性の変更"に変更し、論理合成ツールの変更以外につ<br>いても追記 |
| 2023.2.1 |     | バージョンアップに伴い見直し・更新                                  |
|          | 12  | VHDLでのHDL Parameters属性入力について追記                     |
|          |     |  |

<u>更新履歴</u>

---- \*\*\* ----