

## PCI Express Design & Debug Guideline

Altima Company | A Macnica Division Company Elsena, Inc. | A Macnica Company









- PCI Express<sup>®</sup> (PCIe<sup>®</sup>) は高速で複雑な規格であるにも関わらず、現在、最も一般的なインターフェース規格として使用されており、様々なレベルの問題が発生している。
- FPGA ではお客様の要求に応じて様々な構成の PCI Express を実装することが可能であることから、期待しない動作が発生した場合に、原因を解析することが難しくなり、長期化する傾向にある。
   一方で、経験的にほぼ 80% のお客様の要求仕様は非常に似ており、理論値に近い性能を達成しなければならない場合や特別な構成が必要な場合を除けば、同一の構成で殆どのお客様の仕様をカバーすることができる。
- 本資料では、上記の「ほぼ 80%のお客様の要求をカバーする構成から最小限の機能を実装したデザイン」を Golden Reference Design として示す。更に、それを用いた Design Flow と Debug Flow を示し、適切な手順で設計を行うことにより不具合混入を防ぐことと、 Debug に必要な仕組みを実装することにより速やかに問題を解決することを目的とする。
- なお、本資料は Arria<sup>®</sup> 10 デバイスで PCI Express ハード IP の使用を想定したもの である。
  - 一部を除き ∨ シリーズにも適用可能





## Summary

#### ◆Design Flow 全体を通した確認事項

事前準備に記載した資料を確認したか

Golden Reference (GR) Design を検討したか

JTAG の実装をしたか (実運用状態で JTAG を接続し、外部 PC でモニタできるようにしておく)

タイミングを満たしていることを確認したか

FPGA デバイスの左下に配置されている PCle ハードマクロを使用しているか

◆電源関連の確認事項

VCC, VCCR\_GXB, VCCT\_GXB, VCCH\_GXB, VCCA 電圧を測定できるよう設計したか

測定する電源は電圧調整できるよう設計したか

◆波形関連の確認事項

FPGA のリファレンスクロックとリセット信号は適切に入力されているか

オシロスコープで確認できるポイントがあるか

10G 帯域 (Gen2 以下)、20G 帯域 (Gen3) のオシロスコープとアクティブプローブで波形を確認したか











## PCI Express デザイン設計におけるファーストステップとして 押さえておくべきポイント

- PCI Express デザインガイド
  - 「基礎編」
    - https://service.macnica.co.jp/library/118473
  - 「ハードウェア編」
    - https://service.macnica.co.jp/article\_files/119865/ELS1362\_S000\_30\_1.pdf
    - <u>https://service.macnica.co.jp/article\_files/119865/ELS1362\_c5gt\_gen2x4\_mSGMDA\_2.zip</u>
  - 「ソフトウェア編」
    - https://service.macnica.co.jp/article\_files/119865/ELS1387\_S000\_10\_1.pdf
- デバイスの選択
  - 所望の動作周波数をサポートしている FPGA を選択しているか
    - レーン数 (x1, x2, x4, x8)
    - レーン速度(実効帯域は満たしているか)
    - Endpoint or Root Port
    - ※ PCI Express Root Complex, Switch モードをご検討の場合は別途ご相談ください

#### • 補足情報

- PCI-SIG Specifications
  - <u>http://pcisig.com/specifications</u>
- Mindshare PCI express System Architecture
  - https://www.mindshare.com/Books/Titles/PCI\_Express\_Technology\_3.0







#### • Golden Reference (GR) Design の検討

- 本デザインは、PCI Express を使った標準的なシステム構成 から最小限の機能を実装したデザインである。
   この GR Design にお客様の所要の機能ブロックを追加・変 更することでシステムを生成することを推奨。
  - https://service.macnica.co.jp/library/125577
- o GR Design の仕様 (推奨の構成)
  - Avalon-MM, Gen3 x4 (パラメータでレーン数と速度の構成が変更 可能)
    - Avalon-MM 構成で Gen3 x8 を実装する場合、with DMA IP を選択する必要あり
  - mSGDMA, On-Chip Memory を実装
    - coreclkout\_hip 同期クロックで動作
    - 外部メモリを実装する場合には、<u>Sample Design</u>を参照
  - nporは3クロックで同期化
    - pcie\_refclk クロックに同期させる
  - Arria 10 の場合は test\_in[31:0] = 0x188 (<u>Appendix 参照</u>)

#### ○ 注意事項

- PCI Express の最大効率に近いスペックでの使用を検討されている場合はあらかじめご相談ください
- 本デザインは事前に動作検証を行っておりますが、動作を保証するものではありません。お客様にて十分に動作検証を行った上でご活用ください







## Fitter の確認

- まずはピンフリーでコンパイルを実施
  - 最適な位置に配置されるためマニュアルでの変更はしない
    - トランシーバピン、リファレンスクロックピン、リセットピン
    - CvP 対応 Hard IP へ自動アサイン
  - FPGA デバイスの左下に配置されている PCle ハードマクロを使
     用しているか

#### ○ PCle 専用ピンにアサインしているか

- Arria 10 の場合、レーンの極性を合わせる必要あり
  - <u>https://www.altera.com/support/support-resources/knowledge-base/ip/2017/why-does-my-arria-10-pcie-hard-ip-link-width-downtrain-.html?cq\_ck=1501066300630</u>
- o Autonomous mode に設定されているか
  - Quartus<sup>®</sup> Prime での設定
- 適切なリファレンスクロックピンにアサインしているか
  - 適切なクロックの見つけ方は、<u>Appendix 参照</u>
  - Configuration が始まる前に安定したクロックが入力されているか
    - ・ nCONFIG が Low -> High 時







## ▶ タイミング検証

- SDC ファイルに記載のクロック周波数と実際の動作 周波数が同じことを確認
- O Quartus Prime での SDC ファイルの登録
  - ユーザ SDC の前に登録 (登録方法は、<u>Appendix 参照</u>)
- Quartus Prime でタイミングを満たしていることを確認
  - Hard IP の coreclkout\_hip

#### ○ GR Design の SDC を参照

- https://service.macnica.co.jp/library/125577
- ※ IP のバージョン毎に設定内容が変わる可能性があるため 必ず確認を行うこと

## 参考資料: SDC Timing Constraints <u>https://www.altera.com/en\_US/pdfs/literature/ug/ug\_a10\_pcie\_avmm.pdf#page=139</u>







#### 回路図の確認 1/2

- PCle Solution User Guide に準拠する
  - https://www.altera.com/documentation/lbl1414599283601.html
  - https://www.altera.com/documentation/lbl1415230609011.html
- JTAG を実装する (実運用状態で JTAG ケーブルが接続できる)
- トランシーバピンのカップリングは規格に準拠しているか
  - Gen 3 まで対応の場合、カップリングコンデンサ容量は 0.22uF
  - Gen 2 まで対応の場合、カップリングコンデンサ容量は 0.1uF
- リファレンスクロックの確認
  - カードエッジ経由の場合、I/O 規格は HCSL で使用しているか
  - クローズドシステムの場合、
    - PCle 規格を超える Spread-Spectrum (SS) をかけないこと
    - ・ セパレートクロック構成では SS はかけない
    - ・ PCle の規格に準拠した IC を使用
- 電源電圧を確認できるように設計
  - VCC, VCCR\_GXB, VCCT\_GXB, VCCH\_GXB, VCCA の電圧を測 定できるように設計する
    - FPGA 直下の電源ピン(VIA でのスルーホール)
  - <u>これらの電源を電圧調整できるよう設計する</u>
    - PM バス付きの電源を使用、もしくは抵抗値の変更
  - 動作中に電圧許容範囲内であることを確認するため
  - Pin Connection Guideline を参照すること
    - https://www.altera.com/documentation/wtw1404286459773.html
    - フェライトビーズは不必要なところに入れない(トラブルのもと)







## 回路図の確認 2/2

- 適切な Reset 構成にしているか
- o pin\_perst はエッジコネクタからバッファを介して接続
  - Arria 10 の場合、エッジコネクタ (3.3V) → FPGA ピン (1.8V)
- CLKUSR ピンに 100MHz クロックが入力されているか
  - Arria 10 の場合
- PCle 専用ピンにアサインしているか
  - Arria 10 の場合、レーンの極性を合わせる必要あり
    - <u>https://www.altera.com/support/support-resources/knowledge-base/ip/2017/why-does-my-arria-10-pcie-hard-ip-link-width-downtrain-.html?cq\_ck=1501066300630</u>

 ボードレイアウトについては PCI-SIG 規格に沿い、マージン をもって配線







#### ボードデザインで検証 O GR Design を使用して検証

- リンクアップの確認
  - 所望のレートとレーン数でリンクアップしていること
- FPGA 上のオンチップメモリに対してリード/ライト
- FPGA 上の mSGDMA を使用した DMA 転送
  - https://service.macnica.co.jp/library/125577
- アドインカードタイプの基板の場合は、Quartus Prime から自動生成される Example Design でも検証が可能
- リンクアップの確認
  - 所望のレートとレーン数でリンクアップしていること
- 参考:インテル<sup>®</sup> FPGA で PCI Express (Avalon-ST 編)
  - https://service.macnica.co.jp/library/119341









ELSENA







#### <u>20G 帯域 (Gen3), 10G 帯域 (Gen2 以下) のオシロスコープ</u> <u>で波形を確認し、必ずアクティブプローブを使用する</u>

電源の確認

- ・動作中の VCC, VCCR\_GXB, VCCT\_GXB, VCCH\_GXB, VCCA の電圧を測定
  - 動作条件内に収まっているか
    - オシロの積算モードで確認
    - オシロのトリガ・モードで電圧の上限値と下限値を確認

#### ○ 電源電圧を変更

- 動作条件の上限値、下限値で確認
- 適切なリファレンスクロック、リセット信号が入力されている かの確認
  - o FPGA への入力クロックとグローバルリセット
    - PCle の規格に準拠した精度の良い Clock が入力されているか
      - Root Complex, Switch, Endpointの各デバイスに入力されている リファレンスクロックの波形をチェック





## 信号品質の確認

- デザインガイドライン "Signal Integrity Considerations" セクションを参照
  - <u>https://www.altera.com/documentation/icl14871</u> 84721742.html#bhg1487184678907

#### 回路図の確認

o <u>10ページ</u>、<u>11ページ</u>参照

• タイミングの確認

o <u>9ページ</u>参照





- Configuration が正常に終了しているか
   CONF\_DONE 信号が High になっているか確認
  - Link Up が完了しているか
     O GR Design で LTSSM<sup>※</sup> と各信号を確認
    - Link Up に Fail する場合、以下の項目を確認
      - 複数基板で同様の現象が発生するか
      - 異なる環境 (PC) を使った場合も同様の現象が発生するか
      - 最新の Quartus Prime を使用した場合も同様か

X LTSSM : Link Training and Status State Machine





## Debug Flow : Link Up Fail について



LTSSM の遷移図

• Link Up Fail とは

 
 ・電源、信号品質、回路図、RTL デザイン等が原因で LTSSM (Link Training and Status State Machine)の状態がL0ステートに安定していない、またはL0ステートに移行しないことを指す

 Intel<sup>®</sup> PCle Hard IP では、 Itssmstate[4:0] 信号が安定して 0Fh (L0 ステート)の状態でない場合

実際の挙動に関しては <u>Appendix</u>
 <u>"LTSSM と各信号の挙動確認" (p25)</u>
 を参照





## Debug Flow : Link Up Fail



## さいごに

- PCI Express は高速で複雑な規格であり様々なレベルの問題が発生しています。設計の設定項目も多いため、動作不良の原因の特定が長期化する傾向にあります。特にリンクアップに関する動作不良例が多く、高速化、多レーン化に伴い増加傾向にあります。
- 本資料では、「ほぼ 80% のお客様の要求をカバーする構成から最小限の機能を実装したデザイン」をGolden Reference Design として示し、更に、それを用いた Design Flow と Debug Flow を示しました。
- 設計時の不具合の混入を防止するために実績のあるデザインをテンプ レートとし、動作不良が発生した場合には Debug に費やす時間を短 縮するためにあらかじめ Debug する手段を実装することが重要です。
- 設計時間の短縮、市場への不良流出の防止のためにガイドラインを守り、不具合のない製品を最短期間で市場に投入させましょう。







## Appendix: Link Up Fail 症状と確認項目



## Agenda

- LTSSM と各信号の挙動確認
- test\_in 信号について
- Link Up Fail 症状と確認項目
  - 1. Rx Detect Failure (Tx FPGA)(Rx Far end device)
  - 2. Far end device Rx detect Issue (Tx Far end device)(Rx FPGA)
  - 3. Reset Failure
  - 4. rx signal detect failure
  - 5. PCIe enter compliance mode
  - 6. CDR lose lock
  - 7. Wordaligner can't found valid pattern
  - 8. Wrong link/lane number encoded in TS1/TS2
  - 9. Transceiver calibration not being done properly
  - 10. Equalization setting not optimum
  - 11. "Slot clock configuration" parameter set incorrectly





## Agenda

## LTSSM と各信号の挙動確認

- test\_in 信号について
- Link Up Fail 症状と確認項目
  - 1. Rx Detect Failure (Tx FPGA)(Rx Far end device)
  - 2. Far end device Rx detect Issue (Tx Far end device)(Rx FPGA)
  - 3. Reset Failure
  - 4. rx signal detect failure
  - 5. PCIe enter compliance mode
  - 6. CDR lose lock
  - 7. Wordaligner can't found valid pattern
  - 8. Wrong link/lane number encoded in TS1/TS2
  - 9. Transceiver calibration not being done properly
  - 10. Equalization setting not optimum
  - 11. "Slot clock configuration" parameter set incorrectly





## LTSSM と各信号の挙動確認

## 以下信号を Signal Tap にて観測

信号名	Link Training 成功時の値
ltssmstate[4:0]	0Fh
currentspeed[1:0]	Gen1=01h, Gen2=02h, Gen3=03h
lane_act[3:0]	x1=01h, x4=04h, x8=08h
rx_is_lockedtodata	high
rx_std_signaldetect	high
pin_perst	high
npor	high
app_nreset_status	high

成功時のLTSSMの動作

log: 2	2013/07	//31 00:03:10 #0											click to	) insert	time ba	r									
		Node	1	2	3	4	5	6	7	8	9 1	0 ′	11 <sup>- 1</sup>	12 '	13	14 <sup>-</sup>	15 <sup>- r</sup>	6 ′	7 1 I	8 1 I	19 2	20 2	12	2 2	23 24
Туре	Alias	Name	-10	-9	-8	-7	-6 -	5 -	4. I	3	2 -	1	0	1	2	3	4	5	6	7	8	9 1	0 1	1 1	2 13
6	'SSM (	t_hwtcl:dut itssmstate	01h	X OF	h ( OCh	X ODh	X OEh	OFh	OCh	ODh	( 00h	(01h	( 02h	X 04h	X 06h	<u>(</u> 07h	( 09h	08h	OAh	OBh	X OFh	(OCh)	ODh	OEh	0Fh
6	LTD (1	ve rx_is_lockedtodata					1h				<u>χ Oh</u>	<u>(1h</u>	<u>X Oh</u>	Χ	!	!				1h					
8	Link S	tcl:dut currentspeed					1h				) Oh								th 🛛						
8	al Dete	native rx_signaldetect					1h				) Oh	(1h	Oh	X						Íh					
6	_TR (1	tive rx_is_lockedtoref												1h											

ltssm	LTSSM State			
00h	Detect.Quiet			
01h	Detect.Active			
02h	Polling.Active			
04h	Polling.Configuration			
06h	config.Linkwidthstart			
07h	Config.Linkaccept			
09h	Config.Lanenumwait			
08h	Config.Lanenumaccept			
0Ah	Config.Complete			
0Bh	Config.Idle			
0Fh	LO			
0Ch	Recovery.Rcvlock			
0Dh	Recovery.Rcvconfig			
0Eh	Recovery.Idle			
0Fh	LO			

ALTIMA

※ GR Design に組み込まれている Signal Tap を参照

独自で作成した Signal Tap を組み込む場合は、Appendix "Signal Tap の組み込み方法"(p58)を参照



## Agenda

- LTSSM と各信号の挙動確認
- test\_in 信号について
- Link Up Fail 症状と確認項目
  - 1. Rx Detect Failure (Tx FPGA)(Rx Far end device)
  - 2. Far end device Rx detect Issue (Tx Far end device)(Rx FPGA)
  - 3. Reset Failure
  - 4. rx signal detect failure
  - 5. PCIe enter compliance mode
  - 6. CDR lose lock
  - 7. Wordaligner can't found valid pattern
  - 8. Wrong link/lane number encoded in TS1/TS2
  - 9. Transceiver calibration not being done properly
  - 10. Equalization setting not optimum
  - 11. "Slot clock configuration" parameter set incorrectly





## test\_in 信号について

• test\_in 信号は PCIe HIP に対する 32-bit の入力信号

#### Arria 10 デバイスでは 32'h188 を設定

 <u>https://www.altera.com.cn/content/dam/altera-</u> www/global/en\_US/pdfs/literature/ug/ug\_a10\_pcie\_avmm.pdf#page=72

Signal	Direction	Description
test_in[31:0]	Input	<ul> <li>The bits of the test_in bus have the following definitions. Set this bus to 0x00000188.</li> <li>[0]: Simulation mode. This signal can be set to 1 to accelerate initialization by reducing the value of many initialization counters.</li> <li>[1]: Reserved. Must be set to 1'b0.</li> <li>[2]: Descramble mode disable. This signal must be set to 1 during initialization in order to disable data scrambling. You can use this bit in simulation for Gen1 and Gen2 Endpoints and Root Ports to observe descrambled data on the link. Descrambled data cannot be used in open systems because the link partner typically scrambles the data.</li> <li>[4:3]: Reserved. Must be set to 2'b01.</li> <li>[5]: Compliance test mode. Set this bit to 1'b0. Setting this bit to 1'b1 prevents the LTSSM from entering compliance mode. Toggling this bit controls the entry and exit from the compliance state, enabling the transmission of Gen1, Gen2 and Gen3 compliance patterns.</li> <li>[6]: Forces entry to compliance mode when a timeout is reached in the polling.active state and not all lanes have detected their exit condition.</li> <li>[7]: Disable low power state negotiation. Intel recommends setting this bit.</li> <li>[8]: Set this bit to 1'b1.</li> </ul>
		<ul> <li>[31:9]: Reserved. Set to all 0s.</li> </ul>

test\_out (Output) 信号と組み合わせて、Debug 目的で使用することも
 可能





## Agenda

- LTSSMと各信号の挙動確認
- test\_in 信号について
- Link Up Fail 症状と確認項目
  - 1. Rx Detect Failure (Tx FPGA)(Rx Far end device)
  - 2. Far end device Rx detect Issue (Tx Far end device)(Rx FPGA)
  - 3. Reset Failure
  - 4. rx signal detect failure
  - 5. PCIe enter compliance mode
  - 6. CDR lose lock
  - 7. Wordaligner can't found valid pattern
  - 8. Wrong link/lane number encoded in TS1/TS2
  - 9. Transceiver calibration not being done properly
  - 10. Equalization setting not optimum
  - 11. "Slot clock configuration" parameter set incorrectly





## 1. Rx Detect Failure (1/2)



- o LTSSM が Detect.Quiet (0x0) と Detect.Active (0x1) の間 でトグルしている
- LTSSM が Detect.Quiet (0x0) -> Detect.Active (0x1) -> Polling.Active (0x2)... で Loop している
- o 所望の Link 幅で Linkup 出来ていない

#### チェック項目

Signal Tap において rxstatus [2:0] & phystatus チェックし、アクティブな Lane を確認
- Rx が特定の Lane で検出された場合、phystatus のアサート時に rxstatus [2:0] は 3'b011 を示す
(次スライド参照)

Signal Tap において tx\_elecidle & txdetectrx が Lane 検出の開始時にアサートされていることを確認 (次スライド参照)

基板上のデカップリングキャパシタをチェックし、値と接続に問題がないかどうかを確認

- キャパシタの値は Gen1 & Gen2 Rate では 75nF 265nF
- Gen3 Rate では 176nF 265nF
- Arria 10 開発キットでは 220nF を使用





## 1. Rx Detect Failure - STP 波形

• STP での rxstatus, phystatus, tx\_elecidle, txdetectrx の PIPE 信号観測

log: Trig	@ 2016/10/25 23	3:29:19 (0:0:25.5 elapsed)		
		Node	0	
Туре	Alias	Name	-8 -4 0 4 4	
*		10_hip_pipen1b test_out[96]		
*		10_hip_pipen1b test_out[95]		
*		LTSSM	= 0x01	0x02
*		10_hip_pipen1b test_out[92]		
<b>a</b>	rxstatus0		4h 3h	
*		10_hip_pipen1b test_out[88]		
*	phystatus0	10_hip_pipen1b test_out[87]		
5				
*	txelecidle0			
×.	txdetectrx0			PIPE 信号の
*		10_hip_pipen1b test_out[39]		観測手法
*		10_hip_pipen1b test_out[38]		$\Rightarrow$
*				×
*		10_hip_pipen1b test_out[36]		HIP PIPE Interf
*		10 hin ninen1hiteet out[35]		



※ PHY Interface for the PCI Express Architecture 抜粋



29

Public

## 1. Rx Detect Failure (2/2)

#### チェック項目

遠端デバイスの終端抵抗をチェック - 伝送線路の差動インピーダンスは 100 Ω

Fitter > Resource Section > GXB Reports > Transmitter Channel をチェックし、 Tx OCT = 100 Ohm が設定されていることを確認 (下図参照)





## 2. Far end device Rx detect Issue

## 症状

# Far end device (FPGA 対向の TX デバイス) による RX (FPGA 側) detect Issue が発生している

#### チェック項目

基板上のデカップリングキャパシタをチェックし、値と接続に問題がないかどうかを確認 - キャパシタの値は Gen1 & Gen2 Rate では 75nF – 265nF - Gen3 Rate では 176nF – 265nF

- Arria 10 開発キットでは 220nF を使用

Fitter > Resource Section > GXB Reports > Receiver Channel をチェックし、 Rx OCT = 100 Ohm が設定されていることを確認 (下図参照)

able of Contents	🕂 💿 Receiver	Channel			
📙 Analysis & Synthesis	<b>^</b>	Block Name		Value	
Fitter	9	m counter	12		
I Summary	10	n counter	2		
m Settings	11	pd   counter	4		
Parallel Compilation	12	pfd   counter	2		
I/O Assignment Warnings	13	analog mode	user custom		
- E Netlist Optimizations	2	Advanced Parameters			
+ 📙 Estimated Delay Added for Hold Timing	1	prot mode	basic rx	Value	Description
Ignored Assignments	2	pcie gen	non pcie		
+ 🛅 Incremental Compilation Section	3 -	HSSI PMA RX BUF	_		
Pin-Out File	1	Basic Parameters		R EXTO	Tristate
- 🦰 Resource Section	1	Name	PHY:PHY instIPHY		
Resource Usage Summary	2	Location	HSSIPMARXBUE 1		
- E Partition Statistics	3	bypass egz stages 234	bypass off	🗾 R R1	100 Ohm
- 📰 Input Pins	4	datarate	3072000000 bps		
- 📰 Output Pins	5	eg bw sel	eg bw 1		
🔚 I/O Bank Usage	6	input vcm sel	high vcm	R R2	85 Ohm
All Package Pins	7	offset cancellation ctrl	volt 0mv	-	
- 📂 GXB Reports	8	power mode rx	low power		
🔜 Receiver Channel	9	prot mode	basic rx		
Transmitter Channel	10	gpi enable	non gpi mode		
- 📅 Transmitter PLL	11	rx refclk divider	bypass divider		
- 📰 PLL Usage Summary	12	rx sel bias source	bias vcmdrv		
Resource Utilization by Entity	13	- term sel	r r1		
📅 Delay Chain Summary	14	vcm current add	vcm current 1		
- I Control Signals	15	vcm sel	vcm setting 04		
📰 Global & Other Fast Signals Summary	16	eq dc gain trim	stg2_gain7		
- 📰 Global & Other Fast Signals Details	▲ 17	one stage enable	s1 mode		



## 3. Reset Failure



## ○ LTSSM が Detect State に滞留している状態

#### チェック項目

pin\_perst, npor がアクティブのままとなっているかを確認

pin\_perst が 正しいピン配置(NPERSTL0, NPERSTL1, NPERSTR0, NPERSTR1)となっているかを確認

-> pin\_out file

https://www.altera.com/support/literature/lit-dp.html#Arria-10





## 4. rx signal detect failure



## Link が安定しないLTSSM が Detect.Quiet(0) -> Detect.Active(1) -> Polling.Active(2) の間でトグルしている 状態

#### チェック項目

rx\_std\_signaldetect 信号を Signal Tap で確認 (正常時:全ビット=1)

基板上で入力している VCCR\_GXB を Quartus Prime の Assignment Editor で設定し、反映されているか確認

Ex)

set\_instance\_assignment -name XCVR\_VCCR\_VCCT\_VOLTAGE <xcvr\_voltage> -to <txvr\_rx\_data\_pin\_N>
set\_instance\_assignment -name XCVR\_VCCR\_VCCT\_VOLTAGE <xcvr\_voltage> -to <txvr\_tx\_data\_pin\_N>

※ <xcvr\_voltage> = 0\_9V, 1\_0V or 1\_1 ※ \_N はレーン番号

Rx Vcm を測定し、rx\_std\_signaldetect が異常 (0) を示しているレーンと正常のレーンで差分が無いか確認

Public





## 5. PCIe enter compliance mode

## • 症状

o LTSSM が Polling Compliance State に滞留している状態

#### チェック項目

test\_in[6] = 0 となっていることを確認

差動ピン(Tx,Rx)が対向デバイスに正しく接続されているか確認





## 6. CDR lose lock

• 症状

- o rxelecidle = 0, rx\_std\_signaldetect = 1
- O rx\_is\_lockedtodata = トグル
- o LTSSM が下記ステートを繰り返している
  - 0x00 -> 0x01 -> 0x02 -> 0x00

#### チェック項目

プロトコルアナライザを用いて、RX 端で TS1 オーダーセットを受信しているか確認。 或いは、オシロスコープを 用いて、RX 端でデータパケットを受信している(トグルしている)か確認

トランシーバの TX プリセット設定 (Gen3 のみ) と RX イコライゼーション設定をチューニング (CTLE, VGA)

Rx に対し user recalibration を行い、CDR の Lock 機能が効いていることを確認





## 7. Wordaligner can't found valid pattern





rxstatus [2:0] が 3'b100 (8b/10b または 128b/130bデコードエラー) を表示していないか確認





## 8. Wrong link/lane number encoded in TS1/TS2



## o Link 番号、Lane 番号が期待通りでない状態

#### チェック項目

Root Complex にて送信された トレーニングパターン(TS1 / TS2)の Link 番号と Lane 番号が期待通りであるかプロトコルアナライザーで確認





## 9. Transceiver calibration not being done properly



- o Tx PLL Lock 信号 外れ
  - pll\_locked がデアサート

#### チェック項目

100MHz のリファレンスクロックが入力されていることを確認

RREF ピンを 2kΩ(±1%) で GND に接続しているか確認 (Arria 10 の場合)

正しい I/O Standard の設定がされていることを確認





## 10. Equalization setting not optimum

## • 症状

- o Gen1/Gen2 でのLink up が不安定
- Gen1/2 の場合は正常に Link up するが、Gen3 で Link が 安定しない
  - Recovery State に頻繁になる

#### チェック項目

各レート毎の Assignment 設定が正しく行われているか (詳細は下記 KDB を参照)

https://www.altera.com/support/support-resources/knowledge-base/ip/2017/whatassignments-do-i-need-for-a-pcie-gen1--gen2-or-gen3-design-.html





## 11. "Slot clock configuration" parameter set incorrectly

# 症状 OLTSSM が L0 から頻繁に Recovery State に入る

#### チェック項目

IP の設定 "Slot clock configuration" の設定が正しく行われているか

Enable 時: PCIe のリファレンスクロックが同一発振源 (コモンクロック方式) Disable 時: PCIe のリファレンスクロックが Host と Endpoint で別々(セパレートクロック方式)

CI Express/PCI Capabilities	
Device Error Reporting Link MSI MSI-X Power Management	
Link port number: 1	
Data link layer active reporting	
Surprise down reporting	
Slot clock configuration	
Slot clock configuration (slotclkcfg_hwtcl):	
Sets the read-only value of the slot clock configuration bit in the link status register.	







## Appendix : その他



## Agenda

- Quartus Prime での SDC ファイルの登録方法
- 適切なリファレンスクロックピンの配置
- Signal Tap の組み込み方法





## Quartus Prime での SDC ファイルの登録方法

 Quartus Prime の Assignments メニュー より Settings.. を選択

General	TimeQuest Timing Analyzer
Files Libraries	Specify TimeQuest Timing Analyzer options. SDC files to include in the project
Design Templates Operating Settings and Conditions Voltage	File name:      Add
Compilation Process Settings	File Name     Type          ・ top/top.gip     IP Variation File (.qip)          ・ top_hw.sdc     Synopsys Design Constraints File          ② ユーザ様にて作成した SDC ファイルを一番下に移動 (この画面では、top_hw.sdc ファイルがユーザ SDC ファイ ルのため一番下に移動
Verilog HDL Input     Default Farameters     TimeQuest Timing Analyzer     Assembler	Enable Advanced I/O Timing     Report worst-case paths during compilation     Tel Script File for customizing reports during compilation



## 適切なリファレンスクロックピンの配置

• Quartus Prime の Pin Planner (Assignments メニュー) より確認 Bottom View - Flip Chip Arria 10 - 10AX115S2F45I1SG

トランシーバ用 リファレンスクロックピン 使用するトランシーバチャネルと同一バンクの トランシーバリファレンスクロックピンを推奨





## Signal Tap の組み込み方法

 Quartus Prime の Assignments メニュー より Settings.. を選択

Settings – pex_avmm_grd				
Category:		Devi	ce/Board	
General	SignalTap II Logic Analyzer			
Files Libraries	Specify compilation options	for the SignalTap II Logic Analyzer.		②作成した Signal Tap ファイ
IP Catalog Search Locations	Enable SignalTap II Logic	Analyzer	[	(*.stp) を選択
Design Templates	SignalTap II File name: pex_	avmm_grd.stp		
Operating Settings and Conditions				
···· Voltage		SignalTap II Logic Analyzer - D:/work/test/a10_devkit_pcie_g2x8_msgdma_ddr4_grd_17 File Edit View Project Processing Tools Window Help	_0_restored/pex_avmm_grd - pex_avm	m_grd - [pex_avmm_grd.stp]
Temperature				jsearch attera.com
Compilation Process Settings		Instance Manager: R R I Instalid JTAG configuration		× JTAG Chain Configuration: No device is selected ×
Incremental Compilation		Instance Status Enabled LEs: 1538 Memory: 409	5 Small: 0/415480 Medium: 1/2713	Large: 0/0 Hardware: Disabled Setup
EDA Tool Settings		🔝 auto_signaltap_0 Not running 🗹 1538 cells 4096 bits	0 blocks 1 blocks	0 blocks
Design Entry/Synthesis				Device: None Detected
···· Simulation				SOF Manager: U
Board-Level		trieger 2017/10/10 15:20:10 #1	k moder	Signal Configuration:
🖻 Compiler Settings		Node Da	ta Enable Trigger Enable Trigger Cond	ititions
··· VHDL Input		Type Alias Name	32 32 Seg Basic OR	Clock: pex_avmm_grd:u_pex_avmm_grd[corectkout_clk
····· Verilog HDL Input		B B npor[20]	Image: Non-state         Image: Non-state<	
Default Parameters		E-pex_avmm_grd:u_pex_avmm_grd hip_status_tssmstate[4.0]     E-pex_avmm_grd:u_pex_avmm_grd[currentspeed[1.0]	Image: Constraint of the second se	a) Sample depth: 128 RAM type: Auto
····· TimeQuest Timing Analyzer		Descavmm_grd:u_pex_avmm_grd hip_status_lane_act[3.0]	Xh (OR	Segmented: 128 1 sample segments
Assembler		B	M     XXh (OF       M     M       XXh (OF	Nodes Allocated: • Auto • Manual: 32
Design Assistant	1	grd_altera_pcie_a10_hip_170_lqj6sda:pcie_a10_hip_avmm app_nreset_status	<b>V</b>	Pipeline Factor:  0
SignalTap II Logic Analyzer				Storage qualitier.
Logic		Data T Catura		Type: 222 Continuous
		Hisrarchy Display X E Data Log: M		
(1) SignalTap II Lo	gic Analyzer			
		⊡· ☑		
で選択		e ✓ ● attp://e_a10_hip_pi		
1		auto signaltap 0		
al Tap Logic Apaly				100% 00:02:34
агтар содіс Апагу.	2日1 計工工工			

- https://www.altera.com/documentation/jbr1437428483891.html#mwh1410384469524



ALTIMA



## Thank you





リビジョン	日付	概要
1.0	2017年11月	初版作成

弊社より資料を入手されたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

1. 本資料は非売品です。許可なく転売することや無断複製することを禁じます。

2. 本資料は予告なく変更することがあります。

3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、弊社までご一報いただければ幸いです。

4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。

5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる場合は、英語版の資料もあわせてご利用ください。



