パワー・カリキュレーター 🚸 Lattice Diamond

2021 年 12 月

Lattice Diamond 日本語ユーザーガイド

第12章 パワー・カリキュレーター

12.1 概要

パワー・カリキュレーター (Power Calculator) は、デザインの見積もり段階、配置配線後、さらにシミュ レーション結果を使用したシミュレーション後の3つの設計フェーズでの消費電力見積もりに対応します。 デバイス内のリソース毎、そしてクロックドメイン毎に各パラメータを与えることで算出します。

消費電力見積もりのために必要な数値・パラメータとしては、ハードウェア・リソース使用数、クロック 周波数、そして内部ノードがクロックエッジでトグルする割合である活性化率 AF (Activity Factor) が必要 です(図 12-1)。

リソース使用数のうち、デバイス内にある配線リソースのみについては、ユーザーから判別できませんの で特別です。各リソースに対する各パラメータを元にしてツールが自動で算出します。

配置配線(PAR)後のネットリストを用いれば使用リソース数、クロック周波数、温度、動作電圧などは 正確に与えることができますので、見積もり結果に影響を与える不確定性は活性化率の指定です。RTLレベ ルのモジュール単位ではなく、クロックドメイン単位で扱うこともあり、現実の動作に即した、正確な AF 値を入力することは、現実的には極めて困難です。本ユーザーガイドではこの点については扱いません。

図 12-1. パワー・カリキュレーターの概要



12.2 見積もりのフェーズとモード

各設計フェーズでの見積もり、ならびにその入力ソースと見積もりの精度について、以下に示します。

1. 初期設計段階

ツールの動作モードは、"Estimation"(見積もり)です。設計初期はネットリストがないフェーズでの作業ですので、(配線リソース以外の)見積もりに必要な情報を全てユーザーが入力します。

2.PAR 終了後

ツールの動作モードは、"Calculation"(計算)です。PAR後にネットリスト(.ncd)を読み込むことにより、配線を含めて全リソースの使用数を正確に取り込みます。これ以外の情報(周波数、AF)は

註:本 Lattice Diamond 日本語マニュアルは、日本語による理解のため一助として提供しています。作成にあたっては各トピックについて可能な限り正確を期してお りますが、必ずしも網羅的あるいは最新でない可能性や、オリジナル英語版オンラインヘルプや各種ドキュメントと不一致がある可能性があり得ます。疑義が生じ た場合は技術サポート担当者にお問い合わせ頂くか、または最新の英語オリジナル・ソースを参照するようにお願い致します。



ユーザーが入力します。リソース使用数という観点では誤差がありませんので、相対的に見積もり精 度は向上します。

3. ゲートレベル・シミュレーション後

ゲートレベル・シミュレーション実行時に各ノードのトグル情報を VCD (value change dump)ファ イルに書き出し、これからツールに AF 値をロードさせます。シミュレーション・パターンが実動作 に近いほど、より現実に即した見積もり精度を得ることも可能ですが、精度を高めようとするに従っ て長いパターンが必要となり、トレードオフと言えます。RTL シミュレーションでは適用できません。

表 12-1. 各設計フェーズごとの入力ソースと見積もり精度

モード	見積もり フェーズ	コア・リソース の使用率	配線リソース の使用率	クロック 周波数	活性化率 (AF)	見積もり 精度
Estimation	見積もり時や 設計初期段階	ユーザー入力	ツールが推定	ユーザー入力	ユーザー入力	概算
Colouistics	配置配線後	ネットリスト	ネットリスト	ユーザー入力	ユーザー入力	ー般的な期 待精度
Galculation	Gate Level Sim 後	より抽出	より抽出	VCD ファイル より抽出	VCD ファイル より抽出	高精度も可

注意:

Calculation モードの際にインポートしたファイルから抽出されたパラメータは、水色の背景で表示されます。活性化率 AF の定義については、第12.6.1 項をご参照下さい。

Calculation モードで幾つかのセルの値やパラメータを変更すると、モードが Estimation に自動的に変わります。この場合、表示されるリソース数など与えられた値が全く同じでも、見積もり結果は異なります。これはツールが自動で判別する配線リソース数の扱いが両モード間で異なるためです。

Calculation モードから一度 Estimation モードに意図せず変わった場合でも、その直後であれば [Edit] \rightarrow [Revert to Calculation Mode] を選択することで Calculation モードに戻ることができます。ただし、その時 点まで入力・編集した数値は(ウォーニングが表示され)元に戻ることに留意します。

12.3 基本操作

12.3.1 パワー・カリキュレーターの起動

Diamond ツールバーのアイコン ُ² をクリックするか、メニューバーで [Tools] → [Power Calculator] を選択します (図 12-2)。

図 12-2. パワー・カリキュレーターの起動



当該インプリメンテーションで、既にパワー・カリキュレーターによる作業結果を保存している場合は、 ファイルリスト・ビュー内の "Analysis Files" 部にパワーカリキュレータ・ファイル ".pcf" が登録されますの で、これをダブルクリックすることでも起動できます。

12.3.2 メインウィンドウ

パワー・カリキュレーターが起動すると図 12-3 のようなウィンドウが表示されます。図 12-3 はネットリストを読み込んだ状態のため、ウィンドウ右上の "Software Mode" が "Calculation" 表示になっています。そうでない場合は、"Estimation" 表示になります。

- ・ 白色のセルは、任意の値を入力することができます
- ・ 黄色のセルはリードオンリーで、パワー・カリキュレーターが算出した値です
- ・ 水色のセルは、ネットリストから抽出して自動的にロードされた値です

図 12-3. パワー・カリキュレーターのメインウィンドウ



水色セルの値を編集すると Calculation モードから Estimation モードに自動的に変わることにご留意ください。一度 Estimation モードに変わっても、メニュー [Edit] \rightarrow [Revert to Calculation Mode] を選択することで Calculation モードに戻ることができます。各項目については、第 12.4 節で記述します。

12.3.3 パワーカリキュレータ・ファイル

パワーカリキュレータ・ファイル .pcf に作業(プロジェクト)を保存できます。パワー・カリキュレー ターがアクティブな状態で、File メニューより "Save ***** as" メニューから任意の名前で保存します。

保存された.pcfは、インプリメンテーションごとにファイルリスト・ビューで登録・管理されます。アク ティブに設定された(太字表示の).pcfが存在する場合、パワー・カリキュレーター起動時にその属性で起 動します。アクティブな.pcfが存在しない場合、その時点のデザインをロードして起動します。インポート されている.pcfをダブルクリックして起動することも可能です。アクティブ化するには、.pcfファイルを選 択後に右クリックして、[Set as Active]を選択します。非アクティブ化には同様にして [Set as Inactive]を選 択します。

12.4 プロジェクト設定

12.4.1 パラメータのグローバル設定

新規プロジェクトでは、活性化率 AF とクロック周波数はデフォルト値として AF=10 [%]、0 [MHz] が入力 された状態で起動します。作業時にこうした値は通常、ロジックやメモリーなど個々のリソース設定タブで、 個別に入力しますが、全リソースに共通の(グローバルな)パラメータ値として設定することが可能です。

デフォルト状態、或いはこれらにグローバル値を設定した状態では、各タブ内の該当セルはそれぞれ青色の文字で表示されます。各タブ内のセルに、直接特定の値を一度でも入力・編集した後に以下に説明する操

作をしたとしても影響はなく、上書きされることはありません。

パワー・カリキュレーターをデタッチ(Detatch=単独表示に)した状態で、メニューバーから [Edit] から プルダウンで選択できるようになります。

図 12-4. パラメータのグローバル設定メニューの選択



- * Activity Factor Settings [%]: ロジックの活性化率 AF です(図 12-5、左)
- * Frequency Default [MHz]: クロック周波数です(図 12-5、右)。クロック(ドメイン)が複数ある場合 でも、全てに同じ値が設定されます。各リソースタブで表示される値は、この設定値が適用されます が、クロックネットごとに上書きして所望の値にすることが可能です。

図 12-5. 設定ウィンドウ: Activity Factor (左)、Frequency (右)

Power Calculator - Activity Factor Settings 🛛 🗙	here a Power Calculator - Frequency Settings
Activity Factor Activity Factor Default 10 %	Frequency Frequency Default: 0 Use TWR Open Frequency TWR Mnimum of Preference and Trace Alweys use Preference Always use Trace
	OK Cancel Help

"Frequency Setting ウ"ィンドウでは、以下に示す方法でタイミングレポートからクロック周波数の設定を することが可能です。

Use TWR:

クロック周波数をタイミングレポート・ファイル(.twr)からロードして指定する場合にチェックを し、ファイル名を指定します。.twrには、デフォルト周波数値を与えたいクロック名を含んでいる 必要があります。ロード時に何を有効な値とするかに関して、以下の三つのオプションがあります。

Minimum of Preference And Trace:

PARのタイミング制約として与えた周波数と、PAR結果 "Actual Frequency"の低い値を取り込みます

Always Use Preference:

PAR のタイミング制約として与えた周波数を取り込みます

Always Use Trace:

PAR 結果の "Actual Frequency" 値を取り込みます

12.4.2 これ以外のプロジェクト設定

これ以外のプロジェクト全体に係わる設定があります。図 12-6 は図 12-4 と同じ、Edit メニューからのプ



ルダウン表示です。

図 12-6. Edit メニュー



12.4.2.1 Open Simulation File...

論理シミュレーションのダンプファイル VCD を読み込むことで(図 12-7)、各タブ内の "Frequency" および "AF%" フィールドに周波数と AF 値をロードする場合に設定します。

図 12-7. VCD ファイルの読み込み設定

🚂 Power Calculator - Open Simulation File	×
VCD File:	
Module Name in VCD:	
Case Sensitive	
OK Cancel	Help

ファイル名を入力すると「Module Name in VCD」が入力可能となりますので、周波数と AF 値を与える対象モジュール名を指定します。「Case Sensitive」をクリックすることで、大文字小文字の識別ができます。

12.4.2.2 Estimation Mode Settings...

Estimation モードにおける配線リソースの使用度を指定します。デフォルトは [Medium] ですが、[Low] や [High] が選択できます(図 12-8、右)。通常は、デフォルトの [Medium] を使用します。例えば、ブロックメ モリー(EBR)を多用する場合や、演算回路・信号処理回路の多い実装では [High] を選択すると、より Calculation モードに近い見積もりになることがあります。

🗷 12–8. "Estimation Mode Setting	<i>"ウィンドウによる配線リソース使用度の設定</i>
----------------------------------	------------------------------

💯 Power Calculator - Estimatio	on Mod X	
Routing Resource Utilization	Low Medium High	
Medium 🖌	•	
OK Cancel	Help	

12.4.2.3 Graph Settings

パワー・カリキュレーターは、消費電力が電圧、温度、そしてデザインの周波数の変化により、受ける影響をグラフで表示できます。X軸、Y軸のレンジとステップを Power vs. VCC Supply Voltage、Power vs. Ambient Temperature、そして、Power vs. Frequency の 3 つに対して、設定することがでます(図 12-9)。グラフはそれぞれに対して、typical と worst case の 2 つが表示されます。

Power by Section:

Y軸としては、[Total Power] (デフォルト)、もしくは [Logic Block] などのブロックが選択可能です。



X軸は、[VCC]、もしくは各電源が選択可能です。

「Lower Limit」と「Upper Limit」でグラフのX軸の上下限の設定を行い、「Resolution」でグラフの分解能を設定します。電圧値のLower/Upper Limit上下限は、Nominal 値の+/-5%です。Resolution 値を小さく設定するほど、より滑らかなグラフを得ることができますが、表示までの時間が遅くなりますのでご留意ください。

Power by Temperature:

Y 軸は「Power by Section」と同じです。X 軸は [Ambient Temperature] (FPGA 周囲温度)のみが選択 できます。

Lower Limit、Upper Limit、Resolution も同上です。デフォルト値は Lower Limit と Upper Limit が選択 しているデバイスのグレード相当です(Commercial は 0 / 85、Industrial は -40 / 100)。Resolution 値 を小さく設定するほど、より滑らかなグラフを得ることができますが、表示までの時間が遅くなりま すのでご留意ください。

図 12-9. Graph Settings の表示例



Power by Frequency:

Y軸は「Power by Section」と同じです。

X軸はクロック周波数を設定します。クロックのリストには、クロックタブに入力されたクロックが 候補として表示されます。デフォルトは、クロックタブで最初にリストされているクロックです。ク ロックタブでクロックが何も入力されていない場合は、"No Clocks Found!"となります。

Lower Limit、Upper Limit、Resolution は同上です。デフォルトは Lower Limit が 0MHz、Upper Limit が 100MHz で、Resolution が 20 です。Resolution 値を小さく設定するほど、より滑らかなグラフを得る ことができますが、表示までの時間が遅くなりますのでご留意ください。

12.4.2.4 Resource Settings...

Estimation モードの際に、各リソースの使用率・数を入力するために使用できます。各タブで作業もできますが、一括して作業ができます。

デフォルトでは図 12-10 左のように全て "0" です。上部 Small/Medium/Large のいずれかを選択すると、その下に Logic / IO / EBR 各項に規定の % 値が入り、各セルにこれに相当するターゲットデバイスでの数値が満たされます。Small=30%、Medium=50%、Large=85% です (図 12-10 右は Medium/MachXO3LF の例)。この % 値は 5% ステップでプルダウン設定できます。

また、そのごに下部の各リソース毎の各セル入力を直接手編集することが可能ですし、セル右端の上下矢 印をクリックすることで1% ずつ増減できます。



🔿 Specify Resou	urce by Design Type	 Specify Resource by Design Type 	
Specify Resource	arce by Component Utilization	Specify Resource by Component Utilization	
Small	🗌 Medium 🔄 Large	🗌 Small 🛛 Medium 🗌 Large	
Logic(%): 0	▼ I/O(%): 0 ▼ EBR(%): 0 ▼	Logic(%): 50 ▼ I/O(%): 50 ▼ EBR(%): 50	,
# Logic LUTs	0	# Logic LUTs 1716	_
# Dist. RAM	0	# Dist. RAM 858 🜩	
# Ripple Slices	0	# Ripple Slices 858	
# Registers	0	# Registers 3432 🜩	
Bank 0 IO	0	Bank 0 IO 25 🜩	
Bank 1 IO	0	Bank 1 IO 26 🖨	
Bank 2 IO	0	Bank 2 IO 26	
Bank 3 IO	0	Bank 3 IO 8	
Bank 4 IO	0	Bank 4 IO 8	
Bank 5 IO	0	Bank 5 IO 10 🜩	
# EBR Blocks	0	# EBR Blocks 6	
# EBR Blocks	0	# EBR Blocks 7	

図 12-10. Resource Settings ウィンドウ (左:デフォルト、右: "Medium" 選択後)

12.4.3 電力見積もり結果の比較・検討機能

見積もり結果を比較評価する際の支援となる機能があります(図 12-11)。

図 12-11. Edit メニュー : 電力比較機能の選択



12.4.3.1 Comparison chart of power awareness...

図 12-12. Comparison chart of power 表示例

Standby On Standby Off							
.ogic Block	0.004379	0.004392					
locks	0.000164	0.000165					
/0	0.000131	0.000132					
EFB	0.000004	0.005364					
Other	0.000047	0.003676					
Block RAM	0.000158	0.000159					
YLL 🛛	0.000001	0.000001					
QSDLL	0.000005	0.000005					
DQS 🛛	0.000003	0.000003					
DLLDEL	0.000005	0.000005					
otal	0.004897	0.013902					

これはパワーマネージメント機能をサポートするデバイスのみに関する機能です("パワーコントローラ"

と呼びます)。MachXO2 / MachXO3L / MachXO3LF が対応します。図 12-12 は MachXO2 の例で、スタンバイ機能がオンとオフ時の差分がリソース毎に表示されます。

12.4.3.2 Average power and thermal overtime...

これも前項同様にパワーマネージメント機能をサポートするデバイスに関する機能です。

図 12-13. Average power and thermal overtime 表示例



図 12-13 は MachXO2 の例で、アプリケーションとしてオフモード (Shutdown) とスタンバイ、そして通常動作の3モード間で動作切り替えする場合、その時間比率がトータル 100[%] になるように入力すると、平均の電力消費を自動的に計算してまテレます

の電力消費を自動的に計算して表示します。

12.4.3.3 Compare power of implementation...

Diamond の特徴の一つである、単一プロジェクト内に複数のインプリメンテーション(Implementation)で 実装比較する場合に、それぞれの電力をリソース毎の表形式で比較する機能です。複数のインプリメンテー ションが定義されていれば、デバイスに制限はありません。図 12-14 にインプリメンテーションが3 つある 場合の例を示します。ただし、本比較を有効にするためには個別にフィッティングが完了し、それぞれ pcf ファイルを生成しておく必要があります。

ウィンドウ下部にある『View HTML』をクリックすると、HTML 形式で同じ表を閲覧することができます。 また『Generate Text Report』をクリックすると、テキストファイルに保存できます。

図 12-14. Compare power of implementation 表示例

Implementation PCF Logic Block Clocks I/O EFB Other Block RAM PLL DQSDL DQS DLLDEL Total impl2_PORdff G/uar_ss/D90w** 0.043308 0.002498 0.004468 0.000652 0.003207 0.000068 0.000073 0.000064 0.000403 0.000404 0.000464 0.004405 0.00065 0.000807 0.000068 0.000073 0.000047 0.00064 0.054524 impl7_directIO G/uar_ss/D90w** 0.043308 0.002498 0.00446 0.000055 0.000827 0.000068 0.000073 0.000047 0.00064 0.054524 impl7_directIO G/uar_ss/D90w*** 0.043308 0.002498 0.004466 0.000057 0.0003207 0.000068 0.000073 0.000047 0.000046 0.054524	mplementation power (W)													
impl2_PORaff G/usr_ss/D90w*** 0.043308 0.002498 0.004365 0.000652 0.003207 0.000068 0.000073 0.000047 0.00064 0.05452 impl5_BGoffWp** G/usr_ss/D90w*** 0.043337 0.002498 0.00477 0.00065 0.000680 0.003207 0.000068 0.000073 0.000047 0.00064 0.05452 impl7_directIO G/usr_ss/D90w*** 0.043306 0.002498 0.004436 0.000067 0.003207 0.000068 0.000073 0.000047 0.00064 0.05452	Ι	Implementation	PCF	Logic Block	Clocks	I/O	EFB	Other	Block RAM	PLL	DQSDLL	DQS	DLLDEL	Total
implf_BGoffWprv G:/usr_ss/D9Cwrv 0.043337 0.002504 0.004465 0.000665 0.0003207 0.000068 0.000073 0.000047 0.000064 0.054062 implf_directIO G:/usr_ss/D9Cwrvv 0.043308 0.002489 0.004436 0.000067 0.0003207 0.000008 0.000073 0.000064 0.054562		impl2_PORoff	C:/usr_ss/D3Cw···	0.043308	0.002489	0.004436	0.000065	0.000827	0.003207	0.000008	0.000073	0.000047	0.000064	0.054524
impl7_directl0 G/uar_ss/D90w 0.043308 0.002489 0.004436 0.000065 0.000827 0.003207 0.000008 0.000073 0.000047 0.000064 0.05452	2	impl5_BGoffWp+++	C:/usr_ss/D3Cw···	0.043337	0.002504	0.004077	0.000065	0.000680	0.003207	0.000008	0.000073	0.000047	0.000064	0.054062
		impl7_directlO	C:/usr_ss/D3Cw···	0.043308	0.002489	0.004436	0.000065	0.000827	0.003207	0.000008	0.000073	0.000047	0.000064	0.054524
		impi/_directio	07031_557 0300	0.043300	0.002405	0.004450	0.000005	0.000027	0.003207	0.000000	0.000075	0.000047	0.000004	0.05
								_		-				

12.5 各タブ表示の詳細

パワー・カリキュレーターのメインウィンドウは、複数のパラメータ設定タブとグラフタブならびにレポー トタブによって構成されています。それぞれのタブについて、以下のセクションで記述します。

12.5.1 Power Summary タブ

図 12-3 は [Power Summary] タブ表示例です。デバイスファミリ・規模やパッケージなどの選択、プロセスの選択、環境の選択と設定、電源電圧の設定および、算出結果のまとめを表示します。



12.5.1.1 Device:デバイスの選択・属性

図 12-3 の左上部、Device セクションで対象デバイスについて選択します。

- Family: デバイスファミリの選択・表示
- Device: デバイス規模の選択・表示
- ・ Package Type: パッケージタイプの選択・表示
- ・ Speed Grade: スピードグレードの選択・表示
- Operating Condition: Commercial / Industrial グレードの選択・表示
- Part Name: デバイス型式の選択・表示

12.5.1.2 Device Power Parameters: プロセス条件の選択とパワーコントロール

図 12-3 の左中央部のセクションで条件について選択します。

- Process Type Typical もしくは Worst の選択・表示
- Power File Revision パワー・カリキュレーターのデータ・ステータス表示です。Final は量産ステータ スのデバイス、Preliminary は ES ステータスを意味します。

図 12-15. 省電力機能の指定ウィンドウ表示例



図 12-15 は、パワーコントローラ・マクロがインスタンスされている、また入力ポートに対してパワー ガード・マクロがインスタンスされている場合の例です。図 12-15 各チェックボックスのオプションを使用 (チェックあり)するか不使用か(チェックなし)を指定して『OK』をクリックすると、それぞれの条件下 でツールが見積もり値を算出します。

12.5.1.3 Environment:動作環境条件の設定

図 12-3 の右上部の Environment セクションでは動作環境条件について設定します。「Ambient Temperature (℃)」セルには予想される、或いは満たすべきデバイスの周囲温度を摂氏で入力します。このセクションで 直接入力できるのはこのセルのみです。

図 12-16. Thermal Profile 設定ウィンドウ例と各プルダウン・オプション



『Thermal Profile』ボタンをクリックすると、図 12-16 のウィンドウが立ち上がりますので、熱プロファイルを設定します。ユーザーが算出する θ JA を使用する場合、"Use Defined Effective Theta-JA"を選択します。

「Effective Theta JA」セルが黄色から白色に変わり、入力可能になります。

デフォルトは "Use Thermal Models" が選択されていて、ボードとヒートシンク、およびエアフローの各デフォルト設定、およびプルダウン候補は図の通りです。

各設定が完了して『OK』をクリックすると、[Power Summary] タブ表示 Environment 内に "Effective Theta JA", "Junction Temperature", "Maximum Safe Ambient"の各算出結果が出力されます。

Board Selection:

JEDEC Board (2S2P)

JEDEC の規格通り電源・グラウンドを含めて 4 層基板、対象のボードのサイズは、パッケージサイズが 27mm 未満の場合は 3 x 3 インチ、27mm 以上の場合は 4 x 4 インチです。パワー・カリキュレーターは、ヒートシンクを使用しない場合は Theta JA (Junction-to-Ambient) を、使用しない場合は Theta JC (Junction-to-Case) を使用します。

Small Board

小さめのボードの場合で、ボードサイズは6~8x6~8インチです。この設定ではボードの熱抵抗 に Theta JB が加算されます。

Medium Board

中程度のボードの場合で、ボードサイズは 8 ~ 12 x 8 ~ 12 インチです。この設定ではボードの熱抵抗に Theta JB が加算されます。

Large Board

大きめのボードの場合で、ボードサイズは 14 x 14 インチ以上です。この設定ではボードの熱抵抗に Theta JB が加算されます。

Heat Sink Selection:

No Heat Sink

ヒートシンクを使用しない場合に選択します。この時 Theta JA が使用されるので、"Airflow Selection" からエアフロー値を選択する必要があります。デフォルトでは [No Heat Sink] になります。

Low-Profile Heat Sink

低い高さのヒートシンクを使用する場合に選択します。想定するヒートシンクの高さは、12mmです。

Medium-Profile Heat Sink

中程度の高さのヒートシンクを使用する場合に選択します。想定するヒートシンクの高さは、21mm です。

High-Profile Heat Sink

高さのあるヒートシンクを使用する場合に選択します。想定するヒートシンクの高さは、25mmです。

Custom-Profile Heat Sink

ユーザー固有のヒートシンクを使用する場合に選択します。「Theta-SA For Custom Heat Sink」と表記があるセルに、実際に使用するヒートシンクの θ SAを入力します。この時、エアフロー値の選択はできませんので、 θ SAにはエアフローを考慮した値を入力します。

Airflow Selection:

FPGA デバイスへのエアフローを LFM (Linear Feet per Minute) で定義します。0 LFM (0 m/s), 200 LFM (1 m/s), 500 LFM (2.5 m/s) の 3 つが選択可能です。ヒートシンクの選択で [Custom-Profile Heat Sink] を選択した場合は、この項目は選択できません。



12.5.1.4 Voltage/Dynamic Power Multiplier: 電源電圧値の設定

図 12-3 の左下部のセクションで設定します。[Voltage] カラムにはそれぞれの電源電圧ごとに所望の値を

設定します。デフォルトでは、Typical 値が入力されています。最悪値を算出したい場合、この値を +5% した 値を入力します。なお、各系統ともに入力値は +/-5% 以内に収める必要があります。これ以上は受け付けま せんのでご注意ください。

[DPM] カラムには設計として確保したいマージンを、係数として電源系統毎に指定します。ダイナミック 電流にのみ作用します。AF、周波数、リソース数などネットリストベースの見積もり(Calculation モード) の場合でも、それぞれの系統のトータル・ダイナミック電流(電力)値にこの係数が乗じられます。マージ ンを付加するという意図から、せいぜい 1.10 ~ 1.20程度までの値とする(10~20%)ことが一般的です。

尚、VCC12 については、ボード設計時に 1.2Vの I/O 電源が必要ということではありません。コア電圧に 係わる DC アイドル電流分が便宜上、ここに表記されます。

12.5.1.5 Current by Power Supply:算出電流值

図 12-3 の中央下部のセクションが各電源系統の消費電流サマリーです。スタティックとダイナミック電流、およびトータル電流がレポートされます。

12.5.1.6 Power by Power Supply:算出電力値

図 12-3 の中央下部のセクションのもう一つが各電源系統の消費電力サマリーです。スタティックとダイ ナミック電力、およびトータル電力がレポートされます。

12.5.1.7 Power by Block (W)、Peak Startup: ブロックごと電力と電源投入時電流

図 12-3 右下部セクションの [Power by Block (W)] タブでは、各ブロックの電力サマリーがレポートされま す。[Peak Startup] タブでは、電源立ち上がり時の初期化電流 (Initialization Current) が電源系統ごとにレポー トされます。リソース使用率には依存せず、デバイスによって一定です。PVT バラつきや電源シーケンスを 全て考慮した、最悪ケースでの値が表示されます。

12.5.2 Power Matrix タブ

各電源系統に対するリソースごとの消費電流と電力をマトリクス表示するものです(図 12-17)。

図 12–17. Power Matrix タブ表示例

ttice Pi	ower Cal	lculat	or						Software	Mode: <mark>Ca</mark>	alculation		
ver Summar	y Power N	Aatrix	Logic Bloc	k Gloc	ks I/C	I/O Ter	m EFE) Misc	Block	RAM	PLL DG	SDLL	
	View HTML Report Generate CSV Fi												
DI LO	View Hill Report Generate CSV Fi												
Block Curre	ent by Power	Supply (A	V Block	: Power by	Power Su	ipply (W)							
	Logic Block	Clocks	1/0	EFB	Other	Block RAM	PLL	DQSDLL	DOS	DLLDEL	Total		
Vcc	0.003660	0.000137	0.000101	0.004470	0.003064	0.000132	0.000001	0.000004	0.000003	0.000004	0.011576		
Vccio 3.3	0.000000	0.00000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000		
Vccio 2.5	0.000000	0.00000	0.000004	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000004		
Vccio 1.8	0.000000	0.00000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000		
Vccio 1.5	0.000000	0.00000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000		
Vccio 1.2	0.000000	0.00000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000	0.000000		
Total	0.003660	0.00013	7 0.000105	0.004470	0.003064	0.000132	0.000001	0.000004	0.000003	0.000004	0.011580		

本タブ内で、[Block Current by Power Supply (A)] タブを選択すると電流値が、[Block Power by Power Supply (A)] タブを選択すると電力値が表示されます。

右上の『View HTML Report』ボタンをクリックすると、ブラウザが起動しレポートが表示されます。また 『Generate CSV File』ボタンをクリックすると、以下のようなポップアップが表示され、csv ファイルにエク スポートされたことが通知されます(図 12-18)。なお、csv には電流と電力の両方が書き出されます。



図 12-18. csv ファイルへのエクスポート通知

⁄ Pow	ver Calculator X
1	C:/usr_ss/D3Cworks/xo2pwrCntrir/fit/Untitled_power_matrix.csv is generated.
	OK

12.5.3 Clocks タブ

[Clocks] タブでは、クロック周波数の指定を行います。見積もり作業のフローとしては、最初にクロック 周波数の設定をすることを推奨します。ロジックや I/O など、その他のタブでの作業にも共通に適用される ためです。

必要になる行数は、Estimation モードでの初期見積もりでは、ドメイン数ではなく周波数毎に切り分ける こともありますが、基本的にデザインに存在するクロックドメイン(周波数が異なるクロック系統)の数に 等しくなります。ネットリスト ncd を読み込んだ場合は、ツールが自動的に全てのドメインを認識して表示 します。これらすべてに周波数を入力します。タイミングレポート twr を読み込んだ場合は、周波数は自動 的にロードされます。

図 12-19. Clock タブの表示例

Power Summary	Power Matrix	Lagic Block	Clocks	Vo I/O	D Term D	SP PLL	BI	ock RAM	DDF
Olocks			\sim						
	Clock Nan	ne		Freq. (MHz)	CLKEN Duty	y Cycle (%)	DCC	Dyn. Pwr	(W)
		COMBIN	ATORIAL	0.0000		100	None	0.000	000
		sa	a5pht/lclk	0.0000		100	None	0.000	000
		sa5ph	t/rdcnt[9]	0.0000		100	None	0.000	000
u_sgtmac6gvsp/	'u_sgmii/sgmii_ip_	_inst/serdes_reco	vered_clk	0.0000		100	None	0.000	000
u_sgtmac6gvsp	/u_sgmii/sgmii_ip	_inst/u_sgmii_po	:s/tx_pclk	0.0000		100	None	0.000	000
			clk125m	0.0000		100	None	0.000	000
-Total Dynamic Po	wer (W)								
Total Dup, Purr /	M Total Parr (M)							
Iotal Dyn. Pwr (, _							
0.000	0.00106	5							

これに加えて "COMBINATORIAL" の行が必ずデフォルトで存在します。これは特定ドメインに属さない、 またはドメイン間にまたがるために属するドメインを特定できない組み合わせ論理のリソースです。何らか の適切な周波数を入力します。

Clocks セクション

- ・ Clock Name: クロック(=クロックドメイン)の名称
- Freq. (MHz): クロック周波数
- ・ CLKEN Duty Cycle (%):クロックが連続(常時オン)でない場合の有効な時間率(デフォルトは 100%)

Total Dynamic Power セクション

• Dyn. Pwr (W): 算出されたクロックネットのダイナミック電力

行の追加方法は全てのリソースタブに共通の操作です(図 12-19)。新規に行を追加する場合、リストされている行の下でブランクの領域を右クリックすると "Add Row" シンボルがポップアップされます。これを左クリックすることで、新しい行が追加されます。行の削除も同様ですが "Remove Row" を選択します。

12.5.4 Logic Block タブ

[Logic Block] タブでは、クロックドメイン毎にロジックリソースの周波数と AF 値の設定を行います。

表示(必要になる)行数は Clocks タブと同様です。クロックが同名の場合で、かつ他のタブで既に周波数 値を入力している場合、ツールが自動的に連携して周波数値をロードします(図 12-20)。通常、クロック名が 異なる行はありませんが、別名で編集することも可能です。

図 12-20. Logic Block タブの表示例

Power Summary Power Matrix Logic Block Clocks Logic	Γ/0 Γ/0) Term	DSP PLL	Black R/	AM DDRDLL	DQS	DLLDEL Mis
Clock Name	Freq. (MHz)	A F (%)	# Logic LUTs	# Dist RAM	# Ripple Slices	# Registers	Dyn. Pwr (W)
COMBINATORIAL	0.0000	10.0000	1179	0	200	0	0.000000
sa5pht/lclk	0.0000	10.0000	3	0	5	13	0.00000
sa5pht/rdcnt[9]	0.0000	10.0000	18	0	11	35	0.00000
u_sgtmac6gvsp/u_sgmii/sgmii_ip_inst/serdes_recovered_clk	0.0000	10.0000	23	0	14	108	0.00000
u_sgtmac6gvsp/u_sgmii/sgmii_jp_inst/u_sgmii_pcs/tx_pclk	0.0000	10.0000	7	0	23	53	0.00000
cik125m	0.0000	10.0000	1128	0	220	2204	0.00000
Total Dynamic Power (W) Total Dyn. Pwr (W) Q.000000 Q.015756		Add Row		行の追 で右	加はブ クリック	ランク行 して Ac	領域 dd 一

シミュレーション結果の VCD ファイルを読み込む場合、AF 値が自動的にロードできます。

Logic セクション

- ・ Clock Name: クロック(=クロックドメイン)の名称
- Freq. (MHz): 動作クロック周波数
- AF (%): 活性化率 (デフォルトは 10%)
- ・ # Logic LUTs: ロジック LUT 数
- # Dist RAM Slices: 分散メモリーとして用いられるスライス数
- ・ # Ripple Slices: リプルモードとして用いられるスライス数
- ・ # Registers: レジスタ数
- Dyn. Pwr (W): 算出されたダイナミック電力

Total Dynamic Power (W) セクション

• Total Dynamic Power (W): 算出されたロジック部のダイナミック電力の合計

12.5.5 I/O タブ

[I/O] タブでは I/O タイプ毎、I/O バンク毎、そして関係するクロック毎に行が分割され、それぞれにパラ メータを入力します(図 12-21)。I/O のトグル率の考え方は内部ロジック部で定義する活性化率 AF と同一で す。[Logic] タブと同様に、他のタブで既に周波数値を入力していて、クロックが同名の場合、自動的にツー ルがリンクして値がロードされます(逆も同様)。

Inputs and Outputs セクション

- Clock Name: 当該入力または出力に関係するクロック名
- Type: I/Oタイプ(選択したバッファタイプによって "# I/P" と "# O/P"、および "# Bidi"の各セルは、入力可能な場合は黒字で、入力不可の場合は赤字で表示)
 I/Oタイプにより出力ドライブ電流値("-8" など)が I/O タイプ名の後に付加されているものが出力、もしくは双方向バッファ。付加されていないものは入力バッファ。選択可能なタイプ はデバイスファミリごとに異なります。
- ・ I/O Register: I/O レジスタ有無とタイプ指定 (none, sdr, ddr, ddr2)
- ・Freq. (MHz): 動作周波数 ・AF (%): 活性化率

• # I/P:	入力ポートの本数	• # O/P:	出力ポートの本数
• Cload (pF) :	出力ポートの出力負荷	• Dyn. Pwr (V	W):算出されたダイナミック電力
Bidirectional I/Os セク	ション		
 Input Clock Name: 	当該入力に関係するクロック	ク名	
• Input Freq. (MHz)	: 入力ポートの動作周波数	• Input AF (%): 入力ポートの活性化率
• # Bidi:	双方向ポートの本数	• Output Cloc	ck Name:出力に関係するクロック名
• Output Freq. (MHz)	:出力ポートの動作周波数	• Output AF	(%):出力ポートの活性化率
• Duty Cycle (%) :	I/O が入力として動作する問	寺間率	
• Bank:	I/O バンク		

図 12-21. I/O タブの表示例

Power Summery	Power Matrix Logi	ic Bloc	k Olocits	NO 🚺 .	Term DSP	PLL	Block R	АМ	DDRDL	L DO	QS DLL	DEL	Mise	s SERDES	Gr	aph
inputs and Outputs																
c	lock Name		Туре		I/O Register	Mode	Freq. (MHz)	AF (%)	# I/P	# O/ P	Cload (pF)	Bani	c Dyn	. Pwr (W)		
	me	melk	SSTL135_I-8m/	-SLEW:FAST		ddr	333.0000	10.000	0 0	13	5	1	, I	0.013851		
	me	mclk	SSTL135_I-8m/	-SLEW:FAST		ddr	333.0000	10.000	0 0	8	5	•	5	0.008524		
	usre	clk_c		LVCMOS25		none	125.0000	10,000	0 1	0	5	(<mark>)</mark>	0.000070		
u_e5gdmi_top/u_	ddr3ip/ddr3ip3p1_inst/	/eclk	SSTL135_I-8m/	-SLEW:FAST		none	100.0000	10,000	0 0	1	5		5	0.000155		
u_e5gdmi_top/u_	ddr3ip/ddr3ip3p1_inst/	/eclk	SSTL135_I-&mA	SLEW:SLOW		none	100.0000	10.000	0 0	1	5		5	0.000155		
Ridirectional I/Os																
Clark In a t Nam	_	т		Provinter	M In mat Free	- MHz	Innut AE (N.) # D		(las	h Ordenat N			Ondered Free	(MILL)	ī
CIOCK INPUT NAM		type		register	in input rie	q. (IVITIZ)		76) # D	a	Cloc	k Output N	ame	AL/A	Output rreq.		
COMBINATORIA		MOSE		WN D0		157.000	10.00	00	-				N/A	10	0.0000	
COMBINATORIA		MEAS	T TERMINIATEVTT	75 mek	ine ina	102.000	10.00	200	× 8	edmi t	oo (u. ddržir	o (d de:	ing a	10	0.0000	
N/I	A SSTE 135_1-6mA-SLEV	MITAS		75 md	40	100.000	10.00	00	0 u_es	igumi_u	op/u_ddr3ir	o (el des	прэ 2102	10	0.0000	
N/I	A 001	WIFAS II 456F		CT mak	10	100.000	10.00	00	0 u_es	igumi_o Iodini k	op/u_dabi	o/data	npo	10	0.0000	
N/	A 007	TL 1350	DI Des A CLEWARD	CT make	40	100.000	10.00	00	2 u_es	gumi_o	op/u_datsip	yaar:	npo	10	0.0000	
<																
Bank Voltage																
Bank Voltage	Allow InRD Shut-off	Allow	LVDSO Shut-off													
0 Vccio 2.5	N/A		N/2													
1 Vccio 2.5	N/A		N/4													
2 Vccio 2.5	No		N													
fotal Departic Pro-																
oren Dynamic Fow	a 119															
Total Dyn. Pwr (V	V) Total Pwr (W)															
0.0593	23 0.249865															

Bank Voltage セクション

各 I/O バンクの公称電圧値

Total Dynamic Power セクション

• Total Dynamic Power: 算出された I/O 部のダイナミック電力の合計

12.5.6 I/O Term タブ

図 12-22. I/O Term タブの表示例

Power Summary	Power Matri	×L	ogic Bl	odk	Clocks 1/0	νo	Term 🕥	SP PL	L Block RAN
Termination						_			
Тур	e	# I/P	# O/P	# Bidi	Duty Cycle (%)	Bank	Rth (Ohm)	Vth (V)	Dyn. Pwr (W)
	LVCMOS25	1	0	0	0.0	0	100	1.25	0.000000
	LVDS				0.0	6	100	1.25	0.000000
	LVCM0S25			0	0.0	8	100	1.25	0.000000
	LVCMOS25	7	0	0	0.0	1	100	1.25	0.000000
LVCMOS25-8mA	-SLEW:SLOW	0	1	0	0.0	8	1.0E12	0	0.000000
Total Termination	Power (W)								
Total Terminatio	n Pwr (W) To	tal Pw	r (W)						
	0.000000								



[I/O Term] タブでは、入力ポートの終端に係わる電力算出のためのパラメータ入力を行います(図 12-22)。

Termination セクション

- ・ Type: I/O タイプ。選択可能なタイプはデバイスファミリごとに異なります
- # I/P: I/O タブで入力された入力ポート数
- # O/P: I/O タブで入力された出力ポート数
- # Bidi: I/O タブで入力された双方向ポート数
- ・ Duty Cycle (%): I/O が入力として動作する時間率
- ・ Rth (Ohm): 出力ポートもしくは、双方向ポートの出力抵抗
- Vth (V): 電圧閾値
- Dyn. Pwr (W): 算出されたダイナミック終端電力

Total Termination Power (W) セクション

• Total Termination Pwr(W):算出された I/O 部の終端電力の合計

12.5.7 Block RAM タブ

[Block RAM] タブでは、ブロックメモリー(EBR)に係わる電力算出のためのパラメータ入力を行います。 メモリータイプ毎にセクションが分かれています(図 12-23)。EBR に対する AF の定義はロジック部等とや や異なるので、注意が必要です。第 12.6.1 項をご参照ください。

図 12-23. Block RAM タブの表示例

Power Summary	Power Matrix	Logic Block	Clocks	I/O I/O Term	DSP P	LL Block	RAM DORDL	L DQS DLLD	EL Misc	SERDES G
Dual Port RAM										
Rd Clock Name	RdCLK Freq. (MHz)	Rd AF (%)	# EBR Block	s Wr Clock Name	WrCLK Freq. (MHz) Wr AF	(%) Dyn. Pwr (\	N]		
clk125m	0.0000	10.0000		1 clk125m	C	.0000 10.0	0000 0000	<mark>ioo</mark>		
True Dual Port RA	M									
	Clock A Name	:		CLK A Freq. (MHz)	CLK A AF (%)	# EBR Block	Clock B Name	CLK B Freq. (MHz)	CLK B AF (%)	Dyn. Pwr (W)
			clk125m	0.0000	10.0000	11	clk125m	0.0000	10.0000	0.000000
u_sgtmac6gvsp/	/u_sgmii/sgmii_ip_in:	st/serdes_rea	overed_clk	0.0000	10.0000	1	clk125m	0.0000	10.0000	0.00000
Total Dynamic Po	wər (W)									
Total Dyn. Pwr (W) Total Pwr (W)									
0.000	000 0.001373									
	Power Summary Dual Port RAM Rd Clock Name clk125m True Dual Port R# u_sgtmac6gvsp/ Total Dynamic Por Total Dynamic Por Total Dyn. Pwr (0.000	Power Summary Power Matrix Dual Port RAM Rd Clock Name RdCLK Freq. (MHz) clk125m 0.0000 True Dual Port RAM Gock A Name u_sgtmac6gvsp/u_sgmii/sgmii_ip_in Total Dynamic Power (W) Total Dyn. Pwr (W) Total Pwr (W) 0.000000 0.001373	Power Summary Power Matrix Logic Block Dual Port RAM Rd Clock Name RdCLK Freq. (MHz) Rd AF (%) clk125m 0.0000 10.0000 True Dual Port RAM Clock A Name u sgtmac6gvsp/u_sgmii/sgmii_ip_inst/serdes_rec total Dynamic Power (W) Total Dyn. Pwr (W) Total Pwr (W) 0.000000 0.001373	Power Summary Power Matrix Logic Block Clocks Dual Port RAM Rd Clock Name RdCLK Freq. (MHz) Rd AF (%) # EBR Block Clk125m 0.0000 10.0000 True Dual Port RAM Clock A Name Clock A Name Clk125m U_sgtmac6gvsp/u_sgmii/sgmii_ip_inst/serdes_recovered_clk Total Dyns Pwr (W) 0.000000 0.001373	Power Summary Power Matrix Logic Block Clocks L/O L/O Term Dual Port RAM Rd Clock Name RdCLK Freq. (MHz) Rd AF (%) # EBR Blocks Wr Clock Name clk125m 0.0000 10.0000 1 clk125m True Dual Port RAM Clock A Name CLK A Freq. (MHz) clk125m 0.0000 u sgtmac6gvsp/u_sgmii/sgmii_ip_inst/serdes_recovered_clk 0.0000 Total Dyn. Pwr (W) 0.000000 0.001373	Power Sunmary Power Matrix Logic Block Clocks I/O I/O Term DSP P Dual Port RAM Rd Clock Name RdCLK Freq. (INHz) Rd AF (%) # EBR Blocks Wr Clock Name WrCLK Freq. (I clk125m 0.0000 1 clk125m c True Dual Port RAM Clock A Name CLK A Freq. (MHz) CLK A AF (%) u sgtmac6gvsp/u sgmii/sgmii.jp.inst/serdes.recovered.clk 0.0000 10.0000 Total Dyn. Pwr (W) Total Pwr (W) 0.000000 0.001373	Power Summary Power Matrix Logic Block Clocks I/O I/O Term DSP PLL Block Dual Port RAM Rd Clock Name RdCLK Freq. (MHz) Rd AF (%) # EBR Blocks Wr Clock Name WrCLK Freq. (MHz) Wr AF clk125m 0.0000 1 clk125m 0.0000 1 clk125m 0.0000 10.0000 True Dual Port RAM Clock A Name CLK A Freq. (MHz) CLK A AF (%) # EBR Blocks clk125m 0.0000 10.0000 11 clk125m 0.0000 10.0000 10 clk125m 0.0000 10.0000 10 clk125m 0.0000 10 clk125m 0.0	Power Summary Power Matrix Logic Block Clocks I/O I/O Torm DSP PLL Block RAM DDRDL Dual Port RAM Rd CLK Freq. (MHz) Rd AF (%) # EBR Blocks Wr Clck Name WrCLK Freq. (MHz) Wr AF (%) Dyn. Pwr (i Clock Name Rd Clock Name Clk125m 0.0000 1 clk125m 0.0000 10.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.00000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 0.0000 1 clk125m 0.0000	Power Summary Power Matrix Logic Block Clocks L/O I/O Torm DSP PLL Block RAM DDRDLL DQS DLLD Dual Port RAM Rd Clock Name Rd AF (%) # EBR Blocks Wr Clock Name Wr CLK Freq. (MHz) Nr AF (%) Dyn. Pwr (W) 10.0000 1 clk125m 0.0000 10.0000 0.000000 0.00000 0.00000 0.00000 0.00000 0.00000 0.00000 0.00000 0.00000 0.00000 0.00000 0.00000 0.000000 0.000000 0	Power Sunmary Power Matrix Logic Block Clocks L/O Term DSP PLL Block RAM DDRDLL DQS DLLDEL Misc Rd Clock Name RdCLK Freq. (MHz) Rd AF (%) # EBR Blocks Wr Clock Name WrCLK Freq. (MHz) Wr AF (%) Dyn. Pwr (W) clk125m 0.0000 1 clk125m 0.0000 0.000000 0.000000 0.000000 0.000000 0.000000 0.000000 0.0000000 0.0000000 0.0000000 0.0000000 0.0000000 0.0000000 0.0000000 0.0000000 0.0000000 0.0000000 0.000000 0.000000 0.000000 0.000000 0.000000 0.000000 0.000000 0.000000 0.000000 0.000000 0.000000 0.00000 0.00000

Single Port RAM セクション

- ・ Clock Name: クロック名 ・# EBR Blocks: 該当 EBR 数
- Freq. (MHz): クロック周波数 AF (%): 活性化率
- Dyn. Pwr (W): 算出されたダイナミッ電力

図 12-24. Single Port RAM マクロ





Dual Port RAM セクション(疑似デュアルポート)

- Rd Clock Name: リードクロック名 Rd Clk Freq. (MHz):リードクロック周波数
- Rd AF (%): リードアクセスの活性化率
- ・ # EBR Blocks: 該当 EBR 数 ・Wr Clock Name: ライトクロック名
- Wr Clk Freq. (MHz):ライトクロック周波数
- Wr AF (%): ライトアクセスの活性化率
- Dyn. Pwr (W): 算出されたダイナミック電力

図 12-25. Pseudo Dual Port RAM マクロ



True Dual Port RAM セクション(真のデュアルポート)

- Clock A/B Name: A/B ポートのクロック名
- ・ CLK A/B Freq. (MHz): A/B ポートのクロック周波数
- CLK A/B Rd AF (%): A/B ポートのリードアクセスの活性化率
- CLK A/B Wr AF (%): A/B ポートのライトアクセスの活性化率
- # EBR Blocks:

該当 EBR 数 算出されたダイナミック電力

• Dyn. Pwr (W) : 算

図 12-26. True Dual Port RAM マクロ



Total Dynamic Pwr (W) セクション

• Total Dynamic Power: 算出された EBR メモリーのダイナミック電力の合計

12.5.8 DSP タブ

[DSP] タブでは演算マクロ sysDSP に係わる電力算出のためのパラメータ入力を行います。マクロの構成 モードごとに別セクションで表示されます(図 12-27)。マクロがないデバイスではタブがありません。

M9X9 / M18X18 / ALU54 セクション

- ・ Clock Name: クロック名
- Freq. (MHz): クロック周波数
- AF (%): 活性化率



• Dyn. Pwr (W): 算出されたダイナミック電力

Total Dynamic Power (W) セクション

• Total Dynamic Power: 算出された DSP 部のダイナミック電力の合計

図 12-27. DSP タブの表示例

ower Summary	Logic Block	Cloc	sks I/O	I/O Term	Block RAI
9X9					
Clock Name	Freq. (MHz)	AF %	# M9X9	Dyn. Pwr (W)	
clk_c	0.0000	10.0000	1	0.0000	
18X18					
Clock Name	Freq. (MHz)	AF %	# M18X18	Dyn. Pwr (W)	
clk 6	0.0000	10.0000	(0.000	0
LU54					
Clock Name	Freq. (MHz)	AF %	# ALU54	Dyn. Pwr (W)	
clk_7	0.0000	10.0000	0	0.0000	
otal Dynamic P	ower (W)				
Total Dyn. Pv	vr (W)				
	0.0000				

12.5.9 PLL / DQSDLL / DQS 各タブなど

PLL / DQSDLL (DDRDLL) / DQS などに係わる電力算出のためのパラメータ入力を行います。図 12-28 右上の枠内タブ表示はデバイスによって若干異なります。

図 12-28. PLL タブの表示例

Power Summary P	ower Matrix Log	ic Bloc	k	Clock	s I	/0 I/0 Term	EFB	Misc	Block RAM	PLL	DQSDLL	DQS	DLLDEL
Output Clock Name	Input Freq. (MHz)	N	v	М	# PLL	Allow Standby	Dyn. Pwr (N)					
clk_pll_out_c	0.0000	4	5	1	1	No	0.0000	00					
Total Dynamic Power	W)												
Total Dyn. Pwr (W)	Total Pwr (W)												
0.000000	0.007682												

PLL / DQSDLL / DQS セクション

それぞれのリソースごとに入力します。

- ・ Clock Name: 入力(リファレンス)クロック名
- Freq. (MHz): 入力クロック周波数
- PLL/DQSDLL (DDRDLL)/DQS: 該当するリソース数
- Dyn. Pwr (W): 算出されたダイナミック電力

Total Dynamic Power (W)セクション

• Total Dynamic Power (W): 算出されたダイナミック電力の合計

12.5.10 SERDES タブ

[SERDES] タブは、マクロ搭載のファミリを選択した場合に表示され、PCS/SERDES に係わる電力算出のためのパラメータ入力を行います。図 12-29 は ECP5 の場合の例です。



図 12-29. ECP5 SERDES タブの表示例

Power Summary PCS	Power I	Matrix	Logic Block	Clocks	s I/0	I/0 '	Term D	DSP	PLL	Block RAM	DDRDLL	DQS DLLDEL	Misc	SERDES	araph	Report		
Dual_Channel	Mode	Receive	Max Data Rat	e (Gbps)	Rx Rate	Tx Max (Data Rate ((Gbps)	Tx Rate	Differential Am	plitude	Output Termination	De-empha	sis Pre-curso	or Select	De-emphasis Post-cursor Select	Receive Loss-of-Signal Port	Dyn. Pwr (W)
DoCHo	Rx and Tx			2.5000	Div2			2.5000	Div2		6	75 ohms			Disabled	Disabled	Disabled	0.018198
SERDES AUX																		
Dual TXPLL D	Dyn. Pwr (V	V)																
D0 ON	0.0102	67																
Total Dynamic Po	wer (W)																	
Total Dyn. Pwr	(W) Total	Pwr (W)																
0.028	3465	0.106061																

PCS セクション

.

- ・ Dual_Channel Dual0/1、Channel0/1のプルダウン。Dual0-Channel0の場合は "D0CH0"
 - Mode "Rx and Tx"、"Rx Only"、"Tx Only"、"Disabled" からプルダウン
- ・ Receive Max Data Rate (Gbps) 最大受信データレート
- ・ Rx Rate "Full"、"Div2"、"Div11" からプルダウン
- Tx Max Data Rate (Gbps)
 最大送信データレート
- Tx Rate "Full"、"Div2"、"Div11" からプルダウン
- Differential Amplitude 差動振幅
- ・ Output Termination "50 ohms"、"75 ohms"、"5k ohms" からプルダウン
- ・ De-emphasis Pre-cursor Select "Disable"、"0" ~ "11" からプルダウン
- ・ De-emphasis Post-cursor Select "Disable"、"0" ~ "11" からプルダウン
- ・ Receive Loss-of-Signal Port "Disabled"、"Enabled" からプルダウン
- Dyn. Pwr (W): 算出されたダイナミック電力

Total Dynamic Power (W) セクション

• Total Dynamic Power: 算出されたダイナミック電力の合計

12.5.11 Graph タブ

図 12-30. Graph タブの表示例



[Graph] タブを選択すると、入力されたデザイン情報から消費電力を計算し、グラフで表示します。グラフ 設定によっては、クリックしてから表示されるまでの処理時間が非常に長くなることにご留意ください。

12.5.12 Report タブ

[Report] タブを選択すると、それまでに設定したパラメータに基づいて算出された結果が詳細にレポート されます(図 12-31)。右上のボタン『View HTML Report』をクリックすると、ブラウザが起動します(図 12-32)。

図 12-31. Reports タブの表示例

.o e ic Block	Clocks	I\0	I/0 Term	DSP	PLL	Block RAM	DDRDLL	DQS	DLLDEL	Misc	SERDES	Graph	Report
												Viev	HTML Repo
Power Calci Lattice Diar Copyright (All Rights F	ulator - Rep nond Versi 3) 1992-202 Reserved.	iort on 3.12.0. 20 Lattice	.240.2 - Pawe Semiconduc	er Calcula stor Corpo	tor pration.								
Power Mode Format Rev Values Rev Power Mode	el Informatio ision : 1.40, ision : 1.55, el Status : P	n 1.01, 2.00 1.14, 3.00 Yeliminar;), 1.05 – Soft I, 1.02 – Soft y Version	ware ware 1.55									
Design and Power Proje Design Nan Family : EC Device : LF Package : C Operating : Port Numbe Process Typ	Device Det tet Name : C te : e5ddr3d P5UM - Usr E5UM - 45F :ABGA381 - Commercial r : LFE5UM te : Typical	ails >:/usr_ss/ erro_top - er/Defau - User/D - User/D - User/ - 45F-980 - User/I	/DssPkgs/E - User/Defa It/NCD Prov lefault/NCD efault/NCD Default/NCD G181C - Use Default/NCD	Sedmi/d30 ult/NCD I ded Provided Provided Provided Provided Provided	Себędmi Provided J /NCD Pi	Versa4pkg/Unti ravided	tledpof – Use	r/Default	/NCD Provid	ded			
Power Supp	lies V - User/D	efault/N	CD Provided	ded									

図 12-32. HTML フォーマットのレポート例

Power Calculator - Report	Power Calculator - Report									
	Lattice Diamond Version 3.12.0.24	0.2 - Power Ca	alculator							
Table of Contents	Copyright (C) 1992-2020 Lattice S	Copyright (C) 1992-2020 Lattice Semiconductor Corporation. All Rights Reserved.								
Power Model Information										
Design and Device Details	Power Model Information									
Power Supplies	Power Model Status			Preliminary						
Fower Summary	Version			1.55						
ICC Summary										
10 Bank Summary										
reak startup	Design and Device Details									
Thermal Summary	Power Project Name	C:/usr_ss/DssP	kgs/E5gdmi/d3Ce5gdmiVer:	sa4pkg/Untitled.;	pof	User/Default/NCD Provided				
	Design Name	e5ddr3demo_top				User/Default/NCD Provided				
Detailed Power Report	Family	ECP5UM				User/Default/NCD Provided				
- Pover Hodel Information	Device	LFE5UM-45F				User/Default/NCD Provided				
- Power Supplies	Package	CABGA381				User/Default/NCD Provided				
- Power Summary	Operating	Commercial				User/Default/NCD Provided				
- ICC Summary	Part Number	LFE5UM-45F-8BG	361C			User/Default/NCD Provided				
- Inermal Summary	Proceas Type	Typical				User/Default/NCD Provided				
· Logic										
* Clocks										
* <u>1/0</u>	Power Supplies									
Block RAM	Vcc		1.100		User/Default	C/NCD Provided				
• PLL	Vecaux		2.500		User/Default	E/NCD Provided				
DDRDLL	Vccib 3.3		3.300		User/Default	t/NCD Provided				
 MIDIDDHA 	VCC10 2.5		2.500		User/Defaul:	t/NCD Provided				
• DOS	Vecip 1.8		1.800		User/Default	E/NCD Provided				
* PCS SERDES	Vecio 1.5		1.500		User/Defaul1	E/NCD Provided				
* Other	Vocio 1.35		1.350		User/Defaul1	t/NCD Provided				
	Vccio 1.2		1.200		User/Defaul:	t/NCD Provided				
	Vcchtx		1.100		User/Default	t/NCD Provided				
	Vochrm		1.100	t/NCD Provided						
	Veca		1.100 User/Defaul			ult/NCD Provided				
	Vccauxa		2.500 User/Default/NCD Provided							

12.6 補 足

12.6.1 Activity Factor の考え方

AF (Activity Factor, 活性化率)の考え方

動作クロックの有効エッジに対して、以下の定義です。

毎クロックで論理レベルが反転するノードの AF は 100%



2 クロックに一度、論理レベルが反転するノードの AF は 50%

AF は内部ロジック(PFU・スライス)や配線リソース、I/O などに適用されます。

一般的に妥当な値としては、ランダムロジックやコントロールプレーンでは10%~15%以下、データパス系は15%~25%程度(多ビット幅データの場合は平均するとこれ以下)です。

EBR(組込みブロックメモリー)の Activity Factor の考え方(図 12-33 参照)

AF の値は有効なリード / ライトクロックに依存し、アドレスやデータ、WE の変化ならびにトグル率にはよりません。

クロックイネーブル CE でクロックをマスクする場合、その時間割合の分 AF から減らします。 シングルポート、デュアルポートいずれも同じです。

図 12-33. EBR の AF の考え方

Case 1							Case 2						
Reset							Reset						
Clock							Clock		лл		UUU	பப	
ClockEN							ClockEN						
WE							WE						
Address[9:0]	 0	1	2	3	4	5	Address[9:0]		0	1		2	
Data[8:0]	 155	0AA	155	0AA	155	0AA	Data[8:0]	15	5	0AA		155	
Q[8:0]	 XXXX	155	0AA	155	0AA	155	Q[8:0]	XXXX	1	55	0AA	15	55
		AF(%) Read 50 Write 50	Case 3 Reset Clock ClockEN WE Address[9:0] Data[8:0] Q[8:0]			0 55 1 Read 25		 A15 0AA	AF(%) Read 75 Write 25 5 155				

12.6.2 VCD ファイルの作成方法

VCD (Value Change Dump) ファイル・フォーマットは、IEEE 1364 で定義され、当初は Verilog テストベ ンチの記述で VCD システムタスクによってサポートされましたが、現在は VHDL でも VCD コマンドでサ ポートされています。

以下に ModelSim LatticeEdition で VCD を生成するためのコマンド例を示します。

Generate VCD file

vcd file output.vcd	: VCD 出力ファイル名を指定
vcd add/top_testbench/top/*	: VCD の生成 /top_testbench/top/* は、ダンプ対象の指定
run –all	: シミュレーションの実行
quit -f	: シミュレーションの終了とダンプファイル出力

コマンドなどの詳細については、メニューから [Help] → [PDF Documentation] → [User's Manual] とたどり ドキュメントを開き、当該章 (Value Change Dump Files) をご参照ください。

なお、Diamond 3.11 まで付属している ALDEC 社の Active-HDL でも同様な手順で実行できます。ただし

Diamond 無償版の Active-HDL Lattice Web Edition では、VCD ダンプは未サポートです。

<注意(重要)>

VCD ファイルの作成において、シミュレーション実行時に読み込まれるネットリストの内部ノードを フルにダンプしますので、そのファイルサイズはデザインの規模にもよりますが、膨大になります。ま た、パワー・カリキュレーターでは、読み込まれた VCD のすべての期間を平均し、各ノードの平均の活 性化率を算出します。よって、ユーザーは適切な期間のシミュレーション結果をその出力されるファイ ルサイズに留意して、ダンプする必要があります。例えば、スタートアップ時などの期間を含むシミュ レーション結果はワーストケースの消費電力の計算を求める際には適切とはいえません。このような場 合、実使用にできるだけ即したシミュレーション結果を用いることをお勧めします。尚、VCD ファイル の作成では、ダンプする期間を指定することも可能です。詳しくは、各シミュレーターのマニュアルな どをご参照ください。

--- *** ----