インテル[®] Agilex[™] F シリーズ FPGA PCI Express P-Tile とインテル[®] CPU 搭載 Desktop PC との Gen4 接続について

MACNICA

株式会社マクニカ アルティマカンパニー

Rev.1

Agenda

- インテル[®] Agilex[™] F シリーズ FPGA トランシーバー・タイル概要
- P タイルのトランシーバー・アーキテクチャー
- インテル[®] Agilex[™] F シリーズ FPGA 開発キットの実機動作
 - 。 Design Example の生成
 - 。 PCIe Gen4 リンクアップの確認
 - 。 ドライバー・ソフトウェアを使用した DMA 転送の実行
- サマリー



インテル[®] Agilex[™] F シリーズ FPGA

トランシーバー・タイル概要



インテル[®] Agilex™ F シリーズ FPGA トランシーバー・タイル概要

● トランシーバー・タイルの配置と機能



。 各種タイルの機能概要

<i>i</i> 1	ー トランシーバー・ タイル	E タイル	Ρ タイル
i I	チップ間伝送 最大データレート	12 x 57.8G PAM4 24 x 28.9G NRZ	16 x 16G NRZ
ļ	ノノー ド IP	10/25/100GE MAC, PHY, KR KP, RS-FEC	PCIe Gen4 x16 , EP/RP 8 PF/2K VF SR-IOV, VirtIO
 	消費電力比率 (H タイルを1とする)	0.6	0.7
	Acnica	© Macnica, Inc.	3

インテル[®] Agilex™ F シリーズ FPGA トランシーバー・タイル概要

- トランシーバー・タイルの配置と機能
 - 。 トランシーバー・タイルはデバイスのサイドバンクに配置
 - ① 2 P タイル + 1 E タイル
 - 56 トランシーバーチャネル搭載
 - 型番:AGF 022 / AGF 027
 - ② **1 P タイル + 1 E タイル** 32 トランシーバーチャネル搭載 型番: AGF 012 / AGF 014
 - 。 EMIB でコア・ファブリックとトランシーバー・タイルを接続
 - EMIB (Embedded Multi-die Interconnect Bridge)
 - 。 各種タイルの機能概要



トランシーバー・ タイル	E タイル	P タイル
チップ間伝送 最大データレート	12 x 57.8G PAM4 24 x 28.9G NRZ	16 x 16G NRZ
ノード IP	10/25/100GE MAC, PHY, KR KP, RS-FEC	PCIe Gen4 x16 , EP/RP 8 PF/2K VF SR-IOV, VirtIO
消費電力比率 (H タイルを1とする)	0.6	0.7

4

P タイルのトランシーバー・ アーキテクチャー



P タイルのトランシーバー・アーキテクチャー



- |詳細は P タイル : PCle User Guide を参照
 - Avalon-Streaming (ST) 0
 - Avalon-Memory Mapped (MM)

- PCI-SIG Base Specification に準拠
 - PCIe Gen4 Base Spec, Rev 4.0, Ver 1.0 0
 - PIPE Spec for PCIe, Ver 4.4.1 0
 - PCIe Gen3 Base Spec, Rev 3.1 0

インテル[®] Agilex[™] F シリーズ FPGA 開発キットの実機動作



Design Example の生成

- 使用ツール
 - Intel[®] Quartus[®] Prime Version 20.4 Pro Edition + Patch 0.11

Tools メニュー > IP Catalog

- 。 "Intel P-Tile Avalon-MM for PCI Express" を選択
 - 手順の詳細については、<u>Design Example User Guide</u>や<u>弊社技術コンテンツ</u>をご参照ください!

IP Catalog	
Q pci	
👻 🛃 Installed IP	
✓ Library	
▼ Interface	Protocols
👻 PCI E	kpress
	Intel P-Tile Avalon-MM for PCI Express
	Intel P-Tile Avalon-ST for PCI Express 🕏
🌖 Search for P	artner IP

Design Environment							
This component supports multiple interface views:							
System							
Top-Level Settings	PCIe0 Settings Example De	esigns					
	· · · · · · · · · · · · · · · · · · ·						
Hard IP Mode:	Gen4x16, Interface - 512 bit						
Hard IP Mode: Port Mode:	Gen4x16, Interface - 512 bit Native Endpoint	- -					
Hard IP Mode: Port Mode: — Enable PHY Recor	Gen4x16, Interface - 512 bit Native Endpoint nfiguration	-					
Hard IP Mode: Port Mode: Denable PHY Recor PLD Clock Frequency:	Gen4x16, Interface - 512 bit Native Endpoint nfiguration 400MHz	•					
Hard IP Mode: Port Mode: Enable PHY Recor PLD Clock Frequency: Enable SRIS Mode	Gen4x16, Interface - 512 bit Native Endpoint nfiguration 400MHz	•					

Intel P-Tile Avalon-N intel_pcie_ptile_avmm	Details Generate Example Design			
Design Environment		 		
This component supports	multiple interface views:			
System		•		
Top-Level Settings PCI	e0 Settings Example Designs			
Example Design Files				
Simulation				
✓ Synthesis				
Generated HDL Format				
Generated file format:	Verilog			
 Target Development Kit 				
Current development kit::	Agilex F-Series P-Tile ES0 FPGA Development Kit 💌			
	NONE			
	Stratix 10 DX P-Tile ES1 FPGA Development Kit			
	Agilex F-Series P-Tile ES0 FPGA Development Kit			



※ 将来の Tool Version では P-Tile Avalon-MM for PCle は選択することができません。今後は Multi-Channel DMA をご利用ください。



インテル* Agilex™ F シリーズ FPGA & SoC の PCI Express のデバッグツールである「P-Tile Debug Toolkit」と Gen4 (16 Gbps) での実機動作をご紹 介します。

基板上にはんだ付けした差動プローブにより動作 中の Eye Pattern も測定しておりますので、是非 結果をご覧ください。

PCle Gen4 リンクアップの確認・検証環境

インテル[®] Agilex[™] F シリーズ FPGA 開発キット

PC Spec OS : CentOS 8.5.2111 CPU : Core i9-11900 MB : ASUS Z590M-PLUS





Total : 225W



PCle Gen4 リンクアップの確認・手順

- 1. 開発キットを挿入して PC を起動後、プログラミング・ファイル (.sof) を書き込む
 - ➢ AUX Power が供給されていないと起動できませんのでご注意ください

2. PC に PCIe デバイスを認識させるため、PC の再起動を実施

- ➢ PCle Slot には電源が供給され続けるため、デザインは消えません
- 3. Signal Tap を利用し、デザインが動作していることを確認

Туре	Alias	Name	-256	-128	. 9	128	256	384	512	640	768	896	1024	1152	1280	1408	15,36	1664	1792,
*		dut dut ast p0_pin_perst_n																	
*		dut dut ast p0_link_up_o												11	h:L0	Stat	e (Lir	nkur	
*		dut dut ast p0_pld_link_req_rst_o															<u> </u>		·)
*		dut dut ninit_done																	
*		dut dut ast ninit_done																	
6		dut dut ast p0_ltssm_state_o[50] dut dut ast p0_ltssm_state_o[50]									11h	1							
*																			

P-Tile Debug Toolkit を利用し、PCIe のリンクアップ状況や、PLL のステータス、チャネルごとのアナロ グ・パラメーターの設定を確認することも可能です。詳細は <u>弊社技術コンテンツ</u> をご参照ください!

Traffit Barrantan of the	Toolit & Parameters Channel Parameters	Took a Parameters Channel Parameters	
TUDIKIT Farameters Channel Parameters		Change In Changeline C. Barbara	インテル® Agilex [™] FPGA & SoC
- dut	Columns: 2 V Column width	Column 2 Column Waters	TSYN Agrick Trond boo
	dut Lane 0	dutLane 0 Pin X	PCT Express P-Tile
Toolkit: ptile_debug_toolkit_avmm (ptile_debug_toolkit_avmm 1.0)	Tx Peth Bx Path	Tx Path Rx Path	Ter Express Time
IPs: USB-BlasterII on localhost [USB-1] AGFB014(F25A R24AR0)@1 dut dut	" PHY Status	TRx Status	Debug Toolkit 2
	Ref citien: Enable U	Rx Lane Enable Enable	Cond the till the De Sta IIS (To BUT
P-Tile Information PCIe Configuration Space PCIe Link Inspector	PHY Reset: Normal w	No. Used Env Enable	Gente Statent Fix Dound A
	" Tx Status	Re LOS	
P0 Core	Ty Data Ev	T P- OPP	
Intel Vendor ID: 1172	Tx Reset Normal	CDR took	and the second sec
Protocol	17.01	CDR Mode: LTD III	and a second sec
PCIE	Tx PLL enables Enable	TRx Equalization	The second se
HIP Type: End Point	Tx PLL select 8	Adapt Moder Gen4	インテル® Agilex™ F シリーズ FPGA /
Intel IP Type: intel poie ptile avmm	Tx PLL lock:	RX ATE 4	Express () = 1 w / W - 11 To # Z FF
Advantised Council and Council	Tx VOD	RXCTLE Boost 6	Express 0/F/1999 - To Cabo TP
Advertised Speed: 16.0GT	vbost ev. Gude	POC OTLE Pole: 2	Toolkit」と Gen4 (16 Gbps) での実材
Advertised Width: ×16	vboost level s	RX VGA: 2	A1 ++
Nerotiated Speed: 1000T	T Te Equilipation	DX FDM ven	り にしま 9 。
	Preshoat Coefficient: 5	DFE Enable: Enable	and the first of t
Negotiated Width: ×16	Main Goefficient 30	DFE tap1 adapted value: -120	基板上にはんだ付けした表動フロー:
Link Status:	Post Goefficient 5	DFE tap2 adapted value 0	中の Eve Pattern も測定しております
Patient to Descent and Descent	tx Refresh tx Apply Ch tx: Apply All	DFE tap3 adapted value: 0 DFE tap4 adapted value: 0 DFE tap4 adapted value: 0 DFE tap5 adapted value: 0	
not detected		DFE tags addend value ()	結果をご覧ください。
Retimer 2: not detected			
		rx Hetreph rx Apply Ch rx Apply All	
Get P-tile Info			



加作をご解

により動作

PCle Gen4 リンクアップの確認・手順 ②

4. Linux OS が起動したらターミナルを立ち上げ、"Ispci" コマンドを実行

▶ ここでは Ispci のオプションを利用し、より詳細な PCIe Configuration Register の情報を取得しています



5. LnkSta (Link Status Register) より、Gen4 (16 GT/s), x16 でのリンクアップを確認

macnica

ドライバー・ソフトウェアを使用した DMA 転送の実行

- Design Example には Linux Kernel Driver および Example Application が含まれる
 - 。 "software" フォルダが生成されており、この中に必要なファイルが格納されています
 - インストールの手順、アプリケーションの実行方法については <u>User Guide</u>、および <u>弊社技術コンテンツ</u> でご確認ください!



ドライバー・ソフトウェアを使用した DMA 転送の実行 ②

● DMA 転送の測定結果

Current DMA configurations Run Read (card->system) ? 1 ? 1 Run Write (system->card) Run Simultaneous ? 1 : 2048 Number of dwords/desc Number of descriptors : 128 Total length of transfer : 1e+03 KiB Current run #: 100 Current time : Fri Nov 26 18:29:59 2021 DMA throughputs, in GB/s (10^9B/s) Current Read Throughput : 19.78 Average Read Throughput : 17.79 Current Write Throughput : 18.40 Average Write Throughput : 16.29 Current Simul Throughput : 28.34 Average Simul Throughput : 25.61Current Read Throughput 19.78 Current DMA configuration Run Read (card->syst Average Read Throughput 17.79 Run Write (system->ca 18.40 Current Write Throughput Run Simultaneous Number of dwords/desd 16.29 Number of descriptors Average Write Throughput Total length of trans Current Simul Throughput 28.34 0: Run DMA Average Simul Throughput 25.61 1: Toggle read DMA 2: Toggle write DMA 3: Toggle simultaneous DMA Set the number of dwords per descriptor Set the number of descriptors per DMA Return to main menu

● DMA の構成について

- 。 2048 DW x 128 desc ≒ **1 MB** のデータ転送
- 。 Run 回数は **100 回**
- Read : Agilex[™] ⇒ PC Memory (Memory Write)
- Write : PC Memory ⇒ Agilex[™] (**Memory Read**)

スループットについて

- 。 理論値の計算
 - Gen4 (16 Gbps) x 16 Lane ≒ **31.51 GB/s**
- 。 測定値
 - Read (MWr) : 19.78 GB/s (62.8 %)
 - Write (MRd) : 18.40 GB/s (58.4 %)

Note :

測定したスループットは HOST 側の PC 性能にも依存します。 また、Gen4 x16 Mode では、512-bit, 500 MHz でユーザー回路とインター フェースをとる必要がありますが、本 Design Example は Tool の制約上、400 MHz での動作に制限されています。このため、本来の性能より 2 割程度減少 した結果が得られています。今後の Tool Version や、Multi-Channel DMA IP 等 を利用して本来の性能を得ることができるようになります。

macnica





サマリー

● インテル[®] Agilex[™] F シリーズ FPGA トランシーバー : P タイル

- 。 PCI Express Gen3/Gen4 x16 に対応
- 。 PCI-SIG Base Specification Rev4.0 に完全準拠

- インテグレーターズ・リストにも掲載済み

- 開発キットと Design Example で初期の評価を簡単に実施
 - 。 IP 設定で Design Example を生成し、開発キットで動作確認
 - 。 Linux 用のドライバー・ソフトウェア付属
 - Link test や DMA 転送テストが実行可能
- Gen4 (16 GT/s) でもリンク・パートナーとの安定した通信が可能
 - 。インテル[®] CPU との接続性も確認済





● アンケートへのご協力のお願い

本資料に関するご質問や打ち合わせをご希望の方は、下記 QR コードからアンケートへご回答をお願い致します



個人情報の利用について必須

お客様に入力していただいた氏名・住所・電話番号・メールアドレス等の個人情報は今後、マクニカ・富士エレホール ディングス株式会社およびグループ会社(以下当社)において、当社が出展または主催する展示会・セミナーのご案内、 当社が提供する商品・サービスに関するご案内など各種情報のご提供、及び当社営業部門からのご連絡などを目的として 利用させていただきます。当社は、ご提供いただいた個人情報を、法令に基づく命令などを除いて、あらかじめお客様の 同意を得ないで第三者に提供することはありません。



MACNICA