



# えットリスト・IPの扱い方について









本資料はLattice製FPGAを対象とし、Diamondにてネットリストの取り扱い方法について 記載したマニュアルです。

ネットリスト作成時や合成時の手順及び波形シミュレーション時の注意点を、 順を追って説明していきます。

まずは、下記手順に従って、 ブラックボックス化したいIPのみをimportしたDiamondプロジェクトを作成して下さい







#### Agenda

- 1. Diamondの起動方法について
- 2. ネットリストファイル(.ngo)の生成方法について
- 3. ネットリスト(NGOファイル)を取り込んだデザインの作成方法について
- 4. ネットリスト(NGOファイル)デザインに対する Active-HDL波形シミュレーション方法について







# 1. Diamondの起動方法について







■スタートメニューより、プログラム>Lattice Diamond 1.x>Lattice Diamondを起動させます。 メインウインドウは大きく分けて3つのウインドウで構成されます。各ウインドウの機能は以下の通りです。









■Diamondで設計の際はProjectの作成から始めます。Projectで設計ソース、設計制約ファイル、その他各種設定 情報等を一元管理いたします。

| <u> </u>  |  |          |
|---|--|----------|
|   |  |          |
| Eile Ctrl+N   | 8 8 4 a = < K 4 3 i F F 6 5 5 5 6  |          |
| File List   | ₽ × 👔 Start Page 🛛   | Ξ×       |
|   | Project:<br>Diamond Strategy   |          |
| * NewアイコンからProjectを迭折でも                             | 起動します<br>Import ispLE * StartPageのNewからも同様に起動可能です  |          |
|   | Recent Projects:       Projects       Hardware         Projects:       Entering the         Design       IPexpress         Modules       Simulating         the Design       Applying         Command       Option |          |
|   | Currently running Lattice Diamond software version:<br>1.0.00.135.24.10  | ~        |
| File List Process                                   |  |          |
| >   |  |          |
| Tcl Console Output Error<br>Open New Project wizard | Warning Mem Usage: 19,66   | 64 K 🛛 🚛 |





②New Projectウインドウが開いたらNextをクリックして下さい。

③次にプロジェクト名と保存先を設定し、Nextをクリックします。

| 🤣 New Project | ?  |                       | 🤣 New Project 🔹 💽   |
|---------------|--|-----------------------|---|
|               | Create a Lattice Diamond Project<br>This wizard will guide you through the creation of a new   |                       | Project Name<br>Enter a name for your project and specify a directory where the project data<br>files will be stored. |
|               | To create a Lattice Diamond project you will need to<br>provide a name and location for your project. Next you will<br>import source files. You may adjust implementation options.<br>Finally you will process the source files to produce a<br>programming file for a specific FPGA device. |                       | Project:<br>Name: test_diamond<br>Location: <u>C:/test_diamond</u><br>Erowse  |
|               | To continue, click Next.   |                       | Implementation:         Name:       test_diamond         Location:       C:/test_diamond/test_diamond                 |
|               | Implementationはプロジェクト<br>自動入力されます。このImple<br>は後述いたします。   | Nameを入れ<br>nentationl | 任意のプロジェクト保存先を直接入力もしくは<br>nると<br>こついて<br>・新規プロジェクトを作成する場合はプロジェクト毎に<br>新規フォルダを生成し、そのフォルダを保存先に<br>指定する事を推奨します。           |
|               | < <u>Back</u> Next > Cancel  |                       | <u> </u>  |

\*注意

・プロジェクト名は英字、数字、\_(アンダースコア)のみを使用するようにして下さい。
 特に日本語フォント(全角)は絶対に使用しないで下さい。
 ・プロジェクトの保存先に日本語フォントが入らないようにして下さい。(デスクトップなど)





④既存のデザインソースがある場合は、プロジェクト作成時にインポートする事が可能です。(Add Sourceより) 既存のデザインソースが無い場合は何もせずにNextをクリックして下さい。

⑤次に設計するデバイスを選択します。Familyよりデバイスファミリーを選択し、Deviceから詳細のデバイスを 選択します。Speed gradeでデバイスのスピードグレード、Package typeよりパッケージ、Operating conditionsより 温度グレードを設定し、Nextをクリックして下さい。







⑥New Projectウインドウで設定した内容が表示されます。間違いが無いか確認下さい。 設定を変更する場合はBackをクリックし、変更箇所のウインドウまで戻って下さい。変更が無い場合はそのまま Finishをクリックします。これで新規プロジェクトの作成は完了です。







■既存デザインファイルをプロジェクトに追加する場合は、インプリメンテーション名をクリックした状態で右クリック Add>Existing Fileより追加するデザインファイルを選択します。

デザインファイルをプロジェクトから削除する場合は、削除したいデザインファイルをクリックした状態で右クリック Removeより削除が可能です。



※上記デザインはサンプル例です。





# 2. ネットリストの生成方法について



# Iecstal 2-1. EDIFファイル、NGOファイルの作成①



※このプロセスはIPのネットリストを作成・提供する場合に必要となります。 作業② そのプロジェクトにおいて、Strategy内のSynplify Proのオプションにおいて、 "Disable IO Insertion"を"True"に変更して下さい。 (この作業を行わないとI/Oバッファが追加されてしまい、トップソース以下の階層に IPデザインを置いた場合にエラーが発生します。)



# **JecStar** 2-2. EDIFファイル、NGOファイルの作成②



③Translate Designを実行して下さい。

上記手順で、"モジュール名\_インプリメンテーション名.ngo"というファイルが生成

されます。

| 🚸 Lati                | tice   | Diamor         | nd – Repoi                 | ts                        |                  |         |                     |                    | 🚞 impl1                           |                               |                                      |                                      |  |  |        |
|-----------------------|--|----------------|----------------------------|---------------------------|------------------|---------|---------------------|--------------------|-----------------------------------|-------------------------------|--------------------------------------|--------------------------------------|--|--|--------|
| <u>F</u> ile <u>B</u> | <u>E</u> dit   | <u>V</u> iew _ | <u>P</u> roject <u>D</u> e | sign f                    | Process          | Tools   | <u>W</u> indow      | <u>H</u> elp       | ファイル(E)                           | 編集(E)                         | 表示⊙                                  | お気に入り( <u>A</u> ) ツ                  | ール① ヘルプ(出)   |  | 2      |
| ß                     | 2  | × 6            | Ē 🛛                        |                           |                  | » ∐ [   | d 🔂                 | 2 🗆 🛛 🕤            | <b>(</b> ] 戻る                     | • 🕘 •                         | 🏂 🔎                                  | 検索 🜔 フォルダ                            | 🛛 🕼 🍞 🗙  | <b>\$</b>  |        |
| 1                     | i"   | 0 6            | ÷ 🖁                        | ¢, Q                      | ) 📧 🗄            | 6       | /급 😑                | 😒 🗲 🎇              | アドレス( <u>D</u> )                  | 🛅 C:¥test                     | ¥impl1                               |                                      |  |  | 💌 🌛 移動 |
|                       | Proc   | ess            |                            |                           |                  |         |                     | ₽×                 | 名前 ·                              |                               |                                      | サイズ                                  | <u>種類</u><br>ファイル フォルダ                                   | 更新日時<br>2012/01/12 11:28                                 |        |
|                       | Γ,   | ¢              | Synthesize<br>💜 Synplify   | Design<br>Pro             |                  |         | "Transla            | ate_Design"をク      | 「<br>ブルクリッ                        | ・                             | ,                                    |                                      | ファイル フォルダ<br>ファイル フォルダ<br>ファイル フォルダ                      | 2012/01/12 11:26<br>2012/01/12 11:28                     |        |
|                       |  |                | Translate D<br>Map Design  | esign i                   | K                | _       |                     |                    | build_s                           | ĸ<br>tatus                    |                                      | 2 KB                                 | ファイル フォルダ<br>BUILD_STATUS ファ                             | 2012/01/12 11:28<br>2012/01/12 11:29<br>2012/01/12 11:29 |        |
| ال<br>ال              |  | ·····          | L 💭 Map<br>C 😴 Veri        | Irace<br>log Sinn<br>سن⊃ا | nulation F       | ile     |                     |                    | automa []] automa                 | rer<br>ike.log<br>ions.txt    |                                      | 2 KB<br>2 KB                         | RECORDREF ファイル<br>テキスト ドキュメント<br>テキスト文書                  | 2012/01/12 11:28<br>2012/01/12 11:29<br>2012/01/12 11:28 |        |
|                       | Place & Route Design   |                |                            |                           |                  | scratch | nproject.prs<br>log |                    | 2 KB<br>2 KB                      | PRS ファイル<br>テキスト ドキュメント       | 2012/01/12 11:28<br>2012/01/12 11:28 |                                      |  |  |        |
|                       | Export Files<br>☐ ☎ I/O Timing Analysis<br>☐ ☎ Export Files<br>☐ ☎ IBIS Model<br>☐ ☎ Verilog Simulation File |                |                            |                           |                  |         |                     | test_im<br>test_im | pil.areasrr<br>pl1.edi<br>pl1.fse |                               | 6 KB<br>0 KB                         | AREASER ファイル<br>EDI ファイル<br>FSE ファイル | 2012/01/12 11:28<br>2012/01/12 11:28<br>2012/01/12 11:28 |  |        |
|                       |  |                |                            |                           |                  | ile     |                     |                    | test_im                           | pl1.ngd<br>pl1.ngo            | -                                    | 6 KB<br>3 KB                         | NGD ファイル<br>NGO ファイル                                     | 2012/01/12 11:29<br>2012/01/12 11:29                     |        |
|                       |  |                | 🗆 😴 VHC<br>🗆 🥰 JEC         | )L Simu<br>EC File        | ulation Fil<br>e | e       |                     |                    | test_im                           | pl1.srd<br>pl1.srt<br>pl1.srt | Ν                                    | 4 КВ<br>11 КВ<br>3 КВ                | SRD ファイル<br>SRF ファイル<br>SRL ファイル                         | 2012/01/12 11:28<br>2012/01/12 11:28<br>2012/01/12 11:28 |        |
|                       |  |                |                            |                           |                  |         |                     |                    | test_im                           | pl1.srm<br>pl1.srs            |                                      | 8 KB<br>3 KB                         | SRM ファイル<br>SRS ファイル                                     | 2012/01/12 11:28<br>2012/01/12 11:28<br>2012/01/12 11:28 | •      |
|                       | Fi   | le List        | Process                    | J                         |                  |         |                     |                    | プロ<br>メン<br>メン                    | ジェクトフ<br>テーション<br>テーション       | オルダ内<br>v名.ngo"<br>v名.edi"た          | に"モジュール<br>と"モジュール4<br>が生成されます。      | 名_インプリ<br>る_インプリ   |  |        |

Page: 13



IPを使用する際の設計対象がVerilogの場合、例えば以下のようなエンティティのみ記述されたトップソースを用意 する必要があります(VHDLの場合は必要ありません)。このトップソースは実際にVerilogソースとネットリストを 混在設計する際に、プロジェクトにインポートして使用します。

CCStal 2-3その他. IPトップソースの作成(Verilogのみ対象)

ompany

| 0000001  | module to    | p_demo(                                |
|----------|--------------|--|
| 0000002  | rst_n,       |  |
| 0000003  | core_c       | lk,                                    |
| 0000004  | hdinp0       | ,                                      |
| 0000005  | hdinn0       | ,                                      |
| 0000006  | hdoutp       | 0,                                     |
| 0000007  | hdoutni      | D,                                     |
| 0000008  | error_       | inject,                                |
| 0000009  | clear_       | error_cnt,                             |
| 0000010  | err_in       | J_LED,                                 |
| 0000011  | activi       | ty_LED,                                |
| 0000012  | Pass_L       |  |
| 0000013  |              | ED,                                    |
| 0000014  |              |  |
| 0000010  |              |  |
| 0000010  | tek,         |  |
| 0000017  |              | ······································ |
| 0000019  |              |  |
| 0000020  |              |  |
| 0000021  | input        | rst n :                                |
| 0000022  | input        | core clk :                             |
| 0000023  | input        | error_inject,clear_error_cnt;          |
| 0000024  | input        | hdinp0;                                |
| 0000025  | input        | hdinn0 ;                               |
| 0000026  | output       | hdoutp0 ;                              |
| 0000027  | output       | hdoutn0 ;                              |
| 0000028  | output       | activity_LED;                          |
| 0000029  | output       | pass_LED;                              |
| 0000030  | output       | tail_LED;                              |
| 0000031  | output       | err_inj_LED;                           |
| 0000032  | Input        | tal;                                   |
| 0000033  | Input        | tCK;                                   |
| 0000034  | input        | 105,                                   |
| 00000035 | output       | 100,                                   |
| 0000036  | andmodulo    |  |
| 00000007 | Terramonalie |  |





# 3. ネットリスト(NGOファイル)を取り込んだ デザインの作成方法について



#### 3. ネットリスト(NGOファイル)を取り込んだ ecStar デザインの作成方法について



新規にプロジェクトファイルを作成します。必要となるソースは以下2つになります。

- 1. TOPソース
- 2. ngoファイル

ompany



また、ngoファイルはldfファイルと同じフォルダに保存しておきます。



CCStar 3. ネットリスト(NGOファイル)を取り込んだ デザインの作成方法について



Ngoファイルが正常に反映されない場合には? 以下手順にて指定してください。

ompany









# 4. ネットリスト(NGOファイル)デザインに対する Active-HDL波形シミュレーション方法について



## IecStar Active-HDL波形シミュレーション方法について



ネットリストデザイン(ngo)を用いてActive-HDL波形シミュレーションを行う場合 ネットリスト(ngo)ファイルを使用する前のデザインソースからActiveHDL上にてLibrayを作成する必要があります。 以下は、Libraryを構成する方法について説明致します。







### ※こちらはDiamondでの設定画面です。





### IecStar Company 4. ネットリスト(NGOファイル)デザインに対する Active-HDL波形シミュレーション方法について

### ※こちらはDiamondでの設定画面です。





# IecStar 4. ネットリスト(NGOファイル)デザインに対する Active-HDL波形シミュレーション方法について

### ※こちらはDiamondでの設定画面です。







※こちらはActiveHDLでの設定画面です。

| Active-HDL 8.3 (sim01 ,sim01) - Library | y Manager               |                                 |                  |            |          |             |                |                   |                     |
|---|-------------------------|---------------------------------|------------------|------------|----------|-------------|----------------|-------------------|---------------------|
| File Edit Search View Workspace Design  | n Simulation Library To | ols <u>W</u> indow <u>H</u> elp | ا هد هه م        |            |          | - [ ]       | No simulation  |                   |                     |
|   |                         |                                 | ~ & &            |            |          | ≠ Ļ≡ ⊊≡     |                |                   |                     |
| Design Browser                          |                         |                                 |                  |            |          | . lo        |                |                   | <u></u>             |
| Count Count                             | Library                 | Ry,                             | <u>ie  Cem</u> _ | M \$root   | Stoot    | Source Code | lergot Languag | No Uymbol         | Vinulation D<br>Yes |
| O. Unsorted                             | i work                  | - Sir                           |                  | M count    | count    | Source Code | Verilog        | No                | Yes                 |
| Workspace 'sim01': 1 design(s)          | G Lovies                | LATTICE 16                      | LAT              |            |          |             |                |                   |                     |
| Add New File                            | G L Iptm                |                                 | LAT              |            |          |             |                |                   |                     |
| 1 🕀 🚯 / count.v                         | G Lecp2m                |                                 | LAT              |            |          |             |                |                   |                     |
| Add New Library                         | G 🛍 assertions          | RATIOE 90                       | LAI              |            |          |             |                |                   |                     |
| ⊕ (ff) work library                     | G 🔷 aldec               | ALDEC K                         | PRO              |            |          |             |                |                   |                     |
|   |                         |                                 |                  |            |          |             |                |                   |                     |
| ※デザインファイル(                              | OOvit が-                | ついている                           | 場合               | *          | コンパイルが語  | 完了致します。     | Ľ.             |                   |                     |
| コンパイリ ウフカ                               | しし:ne                   |                                 | 21               |            | workという名 | 前のLibraryが  | _ ·<br>i.<br>構 | <b>≠</b> <i>╁</i> |                     |
| コンハイル元」を                                | 小しより。                   |                                 |                  |            |          |             |                | <b>~ 7</b> 0      |                     |
| <b>►</b> _:_01                          |                         |                                 |                  |            |          |             |                |                   |                     |
| SIMUI                                   |                         |                                 |                  |            |          |             |                |                   |                     |
| _ ファイル(E) 編集(E) 表示(V) お                 | 6気に入り( <u>A</u> ) ツール(  |                                 |                  |            |          |             |                |                   |                     |
| 😋 戻る • 📀 • 🏂 🔎 校                        | 鰊 🌔 フォルダ 👔              | 達 (                             |                  |            |          |             |                |                   |                     |
| アドレス(D) 🛅 C:¥ActiveHDL_NGO_             | TEST_ORIGINAL¥sim01     |                                 |                  |            |          |             |                |                   |                     |
| 名前 🔺                                    | サイズ 種類                  | Į                               |                  |            |          |             |                |                   |                     |
| 🛅 compile                               | 771                     | <i>ルフ</i> z                     |                  |            |          |             |                |                   |                     |
| 🛅 log                                   | 771                     | ルフォ                             |                  |            |          |             |                |                   |                     |
| 📄 src                                   | 771                     | ルフz                             |                  | Ngoファイル    | を用いたナサ   | インにおいて      |                |                   |                     |
| (Construction)                          | 771                     | 'ルフz 🖣 🛶                        |                  | ActiveHDL7 | での波形シミュ  | レーションを彳     | テうために          | は、                |                     |
| compilation.order                       | I KB URL                | JER J                           |                  | この作成し      | たWorkフォル | ダを使用します     | <b>क</b> ्र    |                   |                     |
| 🔄 🔄 compile.cfg                         | 1 KB CFG                | 1 ファイ                           |                  | ニキンホーレ     | ペート アノゼナ |             | × 0            |                   |                     |
| count.v                                 | 1 KB MTI                | v                               |                  | こうりぞうに     |          | <b>`</b> o  |                |                   |                     |
| []=\\                                   | סער אד                  |                                 |                  |            |          |             |                |                   |                     |



## **TecStar** 4. ネットリスト(NGOファイル)デザインに対する Active-HDL波形シミュレーション方法について



次に、ngoファイルを用いたデザインを開きます。 前回と同様に、Simulation WizardでActiveHDLを起動する手順を行います。

| 🚸 Lattice Diamond – Reports   |  |
|---|--|
| <u>Eile Edit View Project D</u> esign Process <u>T</u> ools <u>W</u> indow <u>H</u> e   |  |
| 12 21 X 12 12   📰 🔝   🔜 🖉   🗅 🖄 🧉   |  |
| ] 🖉 🖻 🗘 🖻 🙁 🖁 🍫 😲 🖻 🕷 🏠 🗯 🤮   |  |
| File List 🗗 🗶   |  |
| <ul> <li>neo_sim_test</li> <li>LFE3-95EA-6FN484C</li> <li>Strategies</li> <li>I/O Assistant</li> <li>Quick</li> <li>Timing</li> <li>Strategy1</li> <li>neo_sim_test</li> <li>imong_sim_test/source/count.v</li> <li>ngo_sim_test/source/count_wrapper.v</li> <li>ngo_sim_test/source/count_tf.v</li> <li>Synthesis Constraint Files</li> <li>imong_sim_test.lpf</li> <li>Debug Files</li> <li>Script Files</li> <li>imonf/sim01.spf</li> <li>Analysis Files</li> <li>Programming Files</li> </ul> |  |
| File List Process   |  |

※前回とは1箇所以下の作業が必要となります。





# IecStar 4. ネットリスト(NGOファイル)デザインに対する Company Active-HDL波形シミュレーション方法について

Windows上にて、先程生成したWorkフォルダを今回使用するSimulationフォルダに保存します。 ※ただし、workという名前のフォルダは存在しておりますので、名前を変更して保存します。 同様に、変更したフォルダ内のwork.libファイル名前を変更致します。





## TecStar 4. ネットリスト(NGOファイル)デザインに対する Active-HDL波形シミュレーション方法について



### ActiveHDL画面にて、以下に示す様にLibraryが読み込まれます。





### **JecStar** 4. ネットリスト(NGOファイル)デザインに対する Active-HDL波形シミュレーション方法について



| Active-HDL 8.3 (sim01 ,sim01) - untitled.awc  |  |                          |
|---|--|--------------------------|
| $\underline{F}ile  \underline{E}dit  Search  \underline{V}iew  W_{\underline{O}}rkspace  \underline{D}esign  \underline{S}imulation$  | Waveform Tools Window Help   |                          |
| 🛛 🗗 🗲 🖬 💥 📖 🖪 💱 🔵 🔎 🚟 💲 🖲   | a 📶 T 🖓 🐂 🥝 🖕 🕫 🍪 🕨 🕨 🕨  | ①Runをクリックします。            |
| Design Browser ×  | 🗌 🖬 🔞 🐘 😭 💊 斗 🔍 🔍 🕵 🕵 🤘 🔹  |                          |
| Count_tf ▼  | Signal name Value  |                          |
| <br>⊡-\$_‡ count_tf   | 0 ps   |                          |
| Name Value<br>R= clk 0<br>R= rst 0<br>H ■ c z   |  |                          |
| 📄 Files 🔉 🌮 Structure / 🔁 Resources /   | Cursor 1<br>Cursor 1<br>Cu |                          |
| <ul> <li># Remove mapping count C:¥ActiveHDL_NGO_TEST¥s</li> <li># Warning: Library Manager: Library "count" detached</li> <li># Delete mapping library O.K.</li> <li># Library Manager: Library "count" attached.</li> </ul> | im01¥count¥count.lib   |                          |
| # Adding mapping for any O.K.<br>asim -O5 -L ovi ecp3 -L posd work -PL pmi work +aci<br># ELBREAD: Elaboration process.<br># ELBREAD: Warning Module 'sount' does not have a<br># ELBREAD: Elaboration time 0.0 [c]           | cess +r count_tf<br>-timescele direction, but previou<br>Console画面に<br>保存します。  | - "asim"で始まる以下の様なコマンドを探し |
| • # asim: Stack memory: 32MB  |  |                          |
| asim -O5 -L ovi ecp3 -L pcsd<br>+ FL DDEAD, FL-   | work -PL pmi_work +access +r co  | punt_tf                  |



### ecStar 4. ネットリスト(NGOファイル)デザインに対する Active-HDL波形シミュレーション方法について



③Console画面の最終行に、先程のコマンドを以下の様に追記して入力します。



実行させます。



### **JecStar** 4. ネットリスト(NGOファイル)デザインに対する Active-HDL波形シミュレーション方法について

### 以上の操作により、ActiveHDL画面にて、ネットリストを用いたシミュレーションが可能となります。

| Active-HDL 8.3 (sim01 ,sim01) - untitled.awc  |   |   |              |           |       |        |          |        |       |      |      |
|---|---|---|--------------|-----------|-------|--------|----------|--------|-------|------|------|
| <u>File E</u> dit Sea <u>r</u> ch <u>V</u> iew W <u>o</u> rkspace <u>D</u> esign <u>S</u> imulation | <u>W</u> aveform <u>T</u> ools <u>W</u> indow | <u>H</u> elp                            |              |           |       |        |          |        |       |      |      |
| 🛛 🗗 🗲 🔚 🐹 📖 🚳 💱 💻 🔎 🛗 💲 🔍   | . 🎁 🐨 🖓 🐄 🕺 🗳                                 | - I I I I I I I I I I I I I I I I I I I | ► ► <u>►</u> | 100 ns 🕂  | •     | g 🕪 🖣  | F≣ Ç≣ ç≣ |        | 10    | is + | 0    |
| Design Browser 💦 👻  |   |   |              |           |       |        |          |        |       |      |      |
| Count_tf  |   | ] 🖬 🕐 🐜 🖻                               | P 🔖 🔍        | д 🔍 🤤     | Q Q 9 | ر ۲۰ 🔍 | » 🛗 🇌    | e! 🔺 % | % % 🖪 | 01 🔛 |      |
| ⊡- <b>‡:</b> count_tf   | Signal name                                   | Value                                   | •            |           | 200   | •      | 400      |        | 600   | · ·  | · ·  |
|   | ar cik  | 0                                       |              |           |       |        |          |        |       |      |      |
|   | ner øst                                       | 0                                       |              |           |       |        |          |        |       |      |      |
|   | 🕀 🛲 o   | 5                                       |              | x         | ( 0   |        | 1 X      | 2 X    | з Х.  |      | 5    |
| Name Value<br>R≈clk 0<br>R≈rst 0<br>I IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII                            |   |   |              |           |       |        |          |        |       |      |      |
|   | Cursor 1                                      |   | 4            |           |       |        |          | -      |       |      | 1 us |
|   |   |   | -            |           |       |        |          |        |       |      |      |
| Files Structure / Resources /   | 🞁 libraries 👌 🗐 cour                          | nt_wra 🗐 cour                           | nt_wra A     | Muntitled | .awc  |        |          |        |       |      |      |

※正常にシミュレーション出来ていない場合は、出力が全てHi-Z表示となっております。







### より詳細なお問合せ、ご質問等に関しましては、技術サポート貴社担当FAE または下記技術サポート窓口までお気軽にお問い合わせ下さい。

< お役立ち参考URL >: ■ Lattice 製品サポートページはこちら【pass-word: lattice】 <u>http://www.tecstar.macnica.co.jp/product/lattice/LatticeSupportHP/index.htm</u>

■ Lattice日本語ドキュメント http://www.latticesemi.co.jp/docs/index.cfm



株式会社 マクニカ テクスターカンパニー ラティス製品 技術サポート窓口 電話 045-470-9841/FAX 045-470-9842

- Email lattice@macnica.co.jp
- URL http://www.tecstar.macnica.co.jp/contact/index.html







| 日付     | Revision | Old-page | New-Page | 変更内容の概要 | 更新担当者     |
|--------|----------|----------|----------|---------|-----------|
| 2012/4 | 1.0      |          |          | 新版      | Takahashi |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |
|        |          |          |          |         |           |

