

Lattice Diamond 1.1 Startup Manual rev1.1



SUPERIOR DESIGN EXPLORATION

EASE OF USE ENHANCEMENTS

IMPROVED DESIGN FLOW





- 本マニュアルはFPGAデバイス設計時のDiamondのオペレーションフローマニュ アルです。
- 新規プロジェクトの作成からデバイスへのフィッティングまでの一連のフローを解説したものです。
- 各項目の詳細については、別途Latticeのユーザーマニュアルもしくは弊社技術 サポートまでお問い合わせください。







■スタートメニューより、プログラム>Lattice Diamond 1.x>Lattice Diamondを起動させます。 メインウインドウは大きく分けて3つのウインドウで構成されます。各ウインドウの機能は以下の通りです。



ecstar Lattice DiamondのProject管理について

■Lattice Diamondはユーザー様で作成したデザインProject単位で管理を行います。LatticeDiamondからはProject の下に複数のサブProjectを構成でき、サブProjectごとに違う設計データを持たせてデザインの管理を行うことが できます。このサブProjectはImplementationと呼びます。Implementation毎にStrategy(ツールのProperty、コンパイル オプション)や制約を持たせることができ、全てのImplementationを並列にコンパイルさせ、それぞれのコンパイル結果 を比較することもできます。







■Diamondで設計の際はProjectの作成から始めます。Projectで設計ソース、設計制約ファイル、その他各種設定 情報等を一元管理いたします。

<u>Eile</u>	ctより、新規プロジェクトの作成ウィザードを起動します。	
P Image: Constraint of the second s	Image	
LewアイコンからProjectを選択でも起動しま	Project: ② Open ③ Open ③ Import ispLE *StartPageのNewからも同様に起動可 Recent Projects: ③ test_diamond ④ cnt_Imp1 Software Update Center Currently running Lattice Diamond software version: 1.000.135.24.10 ④ mm 0 1.000.135.24.10 ● mm 0 ● mm 0	Guides Reference Guides Guide Guide Guide Guide Constraints Hardware How-To Hardware How-To How-To Design Command Line To Commands Commands
File List Process Tol Console >		5 ×
Open New Project wizard		Mem Usage: 19,664 K
Diamond 1 x startup ppt - Dage: 5		Sem



②New Projectウインドウが開いたらNextをクリックして下さい。

③次にプロジェクト名と保存先を設定し、Nextをクリックします。

🔸 New Project	2 5		🤣 New Project
	Create a Lattice Diamond Project		Project Name Enter a name for your project and specify a directory where the project data files will be stored.
	project		Project- 任意のプロジェクト名を直接入力します。
	To create a Lattice Diamond project you will need to provide a name and location for your project. Next you will import source files. You may adjust implementation options.		Name: test_diamond
	Finally you will process the source files to produce a programming file for a specific FPGA device.		Location: C:/test_diamond Browse
	To continue, click Next.		Implementation: Name: test_diamond Location: C:/test_diamond/test_diamond
			任意のプロジェクト保存先を直接入力もしくは
	implementationはプロシェクト 自動入力されます。このImple	Nameを入り mentationに	へれると Browseからノテルタを設定します。 mについて *新規プロジェクトを作成する場合はプロジェクト毎に
	は後述いたします。		新規フォルダを生成し、そのフォルダを保存先に 指定する事を推奨します。
	< <u>Back</u> <u>Next</u> Cancel Cancel		< Back Next > Cancel

*注意

・プロジェクト名は英字、数字、_ (アンダースコア)のみを使用するようにして下さい。 特に日本語フォント(全角)は絶対に使用しないで下さい。 ・プロジェクトの保存先に日本語フォントが入らないようにして下さい。(デスクトップなど)





④既存のデザインソースがある場合は、プロジェクト作成時にインポートする事が可能です。(Add Sourceより) 既存のデザインソースが無い場合は何もせずにNextをクリックして下さい。

⑤次に設計するデバイスを選択します。Familyよりデバイスファミリーを選択し、Deviceから詳細のデバイスを 選択します。Speed gradeでデバイスのスピードグレード、Package typeよりパッケージ、Operating conditionsより 温度グレードを設定し、Nextをクリックして下さい。





⑥New Projectウインドウで設定した内容が表示されます。間違いが無いか確認下さい。 設定を変更する場合はBackをクリックし、変更箇所のウインドウまで戻って下さい。変更が無い場合はそのまま Finishをクリックします。これで新規プロジェクトの作成は完了です。







■既存のプロジェクトをオープンする場合はFiles>Open>Projectより既存のプロジェクトファイル(.ldf)を指定します。 DaimondのOpenアイコンよりProjectを選択、もしくはStart PageのProject:Openをクリックする事でも同様に既存の プロジェクトをオープンする事が可能です。







①Files>New>Fileより、新規デザインファイルの作成ウィザードを起動します。

Lattice Diamond - Reports									
Eile dit <u>V</u> iew <u>P</u> roject <u>D</u> esign P <u>r</u> oces	s <u>T</u> ools <u>W</u> indow <u>H</u> elp								
New Copen	Eile Ctrl+N	ft+N Q 9							
Add	Implementation	Œ fi	DiamondのNewアイ	コンよりFile?	を選択する	る事でも同	様に新き	娘デザィ	インファイル
<u>C</u> lose Ctrl+F4 Close All Close P <u>r</u> oject	Start Page	🗄 Reports 🔀	の作成ウィザードを起	己動する事が	可能です	°		967 7	
Save Ctrl+S	⊖ ¹ Project		test diamond project summarv						
Save <u>A</u> ll Ctrl+Shift+S	E Process Reports	Module Nam	🤣 Lattice Diamond - Reports						
Save <u>P</u> roject Arc <u>h</u> ive Project	Map Place & R···	Implementa Name:	Project Design Proces	s <u>l</u> ools <u>Window</u> <u>H</u> elp	a on a :			6 6	
Discard Modified Preferences	JEDEC	Last Proce	File Ctrl+N		· · · · ·				
🚉 Print Preview	Analysis Reports Man Trace	Target Dev	🚼 Project Ctrl+Shift+N 🖥 🖼 🏠	/2 = ∽ 🖪 😂 😚					
Print Ctrl+P	Place & R	Derri de Trm	File List	🚯 Start Page 🔝 🛛	📱 Reports 🔯			t	5 ×
Recent Files Recent Projects	🔄 1/0 Timing***	Device Typ	LCMX0256C-3T100C	Design Summary					<u></u>
E <u>x</u> it		Speed grad	🖃 🧫 Strategies	Project Sum	Wadula Nama	test_diamond proj	ect summary	Same Li far Dr.o	
		Logic	🗭 I/O Assistant 🛱 Quick	🖃 📒 Process Reports	Tunlementation	test diamond	Strategy	Strategyl	-
File List Process		<pre>nreference </pre>	Timing	Place & R··· Signal/Pad	Name:	35	Name:		_
Tcl Console			e 🚺 test_diamond	JEDEC	Last Process:		State:		
> prj_project new -name "test_di C:/test_diamond/test_diamond.ldf	amond" -impl "test_	_diamond" -	📄 🧰 Input Files 🕞 🧰 Constraint Files	⊖ <mark>=</mark> Analysis Reports ├ ┣ Map Trace	Target Device:	LCMX0256C-3T100C	Device Family:	MachX0	
>uccu Cardon oc-Toom or ma					Device Type:	LCMX0256C	Package Type:	TQFP100	
Tcl Console Output Error Warning Open New File dialog			Coript Files Coript Files		Speed grade:	3	Operating conditions:	COM	_
			File List Process	1	Logic nreference	test_diamond.lpf			
			Tcl Console						8×
			> prj_project new -name "test_di	amond" -impl "test	_diamond" -dev	LCMX0256C-3T100	DC		~
			C:/test_diamond/test_diamond.ldf						
									~
			Tcl Console Output Error Warning					en soutenaste	
			Open New File dialog				Meml	Usage: 16,700 K	1.255





②New Fileウインドウが開いたら、新規作成したいファイルの種類を選択します。 Name項にファイル名を任意の名前で直接入力し、Newをクリックして下さい。

🤣 New Fil	le			? 🗙	
Ca <u>t</u> egories:	:	<u>S</u> ource Files:			
-Source Other	e Files Files	Power Calculator Files Reveal Project File Schematic Files Verilog Files VHDL Files EDIF Netlist Files			
		Preference Files		今回はcounta 作成します。	という名前のVHDLファイルを新規
		Timing Preference File		▼	
VHDL File	s				
Na <u>m</u> e:	count		Ext	vhd 💌	
Location:	C:/test_diamond			Browse	
	Add to project				
	Implementation na	me: test_diamond	~		
			New	Close	





③プロジェクトに新規で作成したデザインファイルが追加されます。







④新規作成したデザインファイルにデザインを設計します。 設計が完了したらSAVEもしくはSAVE ALLのアイコンをクリックして下さい。



Lattice Semiconductor Corporation Bringing the Best Together



■既存デザインファイルをプロジェクトに追加する場合は、インプリメンテーション名をクリックした状態で右クリック Add>Existing Fileより追加するデザインファイルを選択します。

デザインファイルをプロジェクトから削除する場合は、削除したいデザインファイルをクリックした状態で右クリック Removeより削除が可能です。







■作成したデザインを再度確認するにはFile List Windowを開きます。このFile List Windowには作成したデザインの他 プロジェクトフォルダ内の各種ファイルが表示されます。





ecstar 作成したデザインの確認~階層構造の解析

■ispLEVERでは、ソースの改造構造がDefaultで表示されるGUIでしたが、Diamondでは階層構造の表示は されません。階層構造の解析を行う場合にはGenerate Hierarchyを使用します。



Corporation

Semiconductor



■Generate Hierarchyで各種情報が確認可能です。





ecstar デバイスの制約設定~SpreadsheetView起動の準備

■デザインを作成し終えた後、デバイスに対してピン配置の制約、タイミングの制約を行います。これら制約を する為にはSpreadSheetViewというツールを使用します。起動、実行させる為には、一度論理合成を行い 論理合成後のEDIF(ネットリスト)ファイルからLattice独自のネットリスト形式に変換する必要があります



ecstal デバイスの制約設定~SpreadsheetView起動

■TranslateDesignを実行すると上部ツールバー上の"SpreadSheetView"ボタンを押すことができます。Diamondで使用 可能な各種ツールはこちらのツールバーに集約されており、起動させることが可能です。



HEE

実行不可能ツール

グレーで表示されていて実行できないツールについては、現在の Process(Synthesis,Map,Place&Route)では 実行できない(必要とならない)ツールになります。Processが進ん でいくとカラー表示になり、実行することが可能です。

Lattice[®] Semiconductor Corporation Bringing the Best Together CStan デバイスの制約設定~SpreadSheet View起動

■Tools>SpreadSheet Viewをクリック、もしくはSpreadSheet Viewアイコンをクリックし、SpreadSheet Viewを開きます。 このツールを使用して、ピン配置、IO設定、クロックソース、タイミング等の各種制約を付加することが可能です。 下部のタブを切り替えてデバイスの各種制約を行います。それぞれのタブの詳細を次ページより説明します。

tice Diamond - Spreadsheet View Edit - View - Project - Design - Proces	s Tools Window Help									- 8 ×
<u>ଲେ କାର୍ଥ୍ୟ ଜ</u> ାଇକାର <u>ଜ</u> ାଇକାର୍ଥ୍ୟ ଭାଷା କାର୍ଯ୍ୟ	Spreadsheet View	101	1a			1				
	🖳 📳 Package View 🔪 🚺	Spread	lsheet ⁿ	vïew						
	Netlist View		- 11							
-112										
		🔃 Reports 🗵	Spreads 🦉	heet View 🔯	-					8×
0	Reveal Inserter Reveal Analyzer	Name	Group by	Pin	Bank.	Vref	IO_TYPE	TERMINATEVTT	PULLMODE	DRIV
, Translate Design , Map Design Z Map Trace	E Floorplan View		DUA	INPA	PDA	INIA	1004	15074	1004	1504
Verilog Simulation File VHDL Simulation File Place & Route Design Place & Route Trace	Timing Analysis View Power Calculator ECO Editor									
I/O Timing Analysis I/O SSO Analysis Export Files	Synplify Pro for Lattice									
U Z IBIS Model	S Brogrammer									
VHDL Simulation File Bitstream File BROM File	Simulation <u>W</u> izard									
	<u>C</u> lear Tool Memory									
	Options License Setup									
File list	Port Assignments	Pin Assienment	ts Clack Res	ource Route F	riority Cell Mappin	z 丨 Global Prefer	ences Timing P	references Group	Misc Preference	<u>F</u>
		7		<u></u>					<u></u>	
g logical preference in	nformat					_				
loading logical prefer g device for applicatio	rence f: 下部のタブのt	切り替えでデ	「バイスへ	の各種制約	を行います。	pga.		— •	4般 ど) [2	CAPS - KANA *
ne Output Error J Warnin	IEINO THESUITS								Mem Usage: 45	i,692 K
 Diamond1 x_startup pr	ot Page: 20								Se	emicor prpora

ecstal デバイスの制約設定~SpreadSheet View各種画面説明

■Port Assigment画面

ピン配置とI/Oの設定ができます。

Port Assignmentタブを選択して信号名に対して直接ピン番号を入力していきます。また、ここで信号に対して の各種制約(Pull modeの設定やI/Oタイプの設定、ドライブ電流等)を行います。 IO Type PullMode設定につ

	Sta	rt Page 🙁 🗎 🗓	🖪 Reports 💌	🥳 Spreadshee	et View * 🔀	1				/	いては	Pulldownメニュ	1.—よ
-		Туре	Name	Group by	Pin	Bank		Vref	IO_TYPE	TERMIN			1014.00
0	1	all Ports		N/A	N/A	N/A		N/A	LVCMOS25	OFF		UP	N/A
л	2	📄 Input Port	SPMRSTN	N/A	C16	8		N/A	LVCMOS25 (De	- FF		UP	NA
4	3	Deck Input	SPMCLK	N/A				N/A	LVCMO (Def)	▲ FF		UP	NA
112	4	Input Port	SPMCSN	N/A	1			NI/A	LVCMOS12	FF		UP	NA
	5	📄 Input Port	SPMWEN	N/A		Delete Se	elected F	low(s)	LVCMOS18	FF		UP	NA
-	6	Input Port	SPMREN	N/A		Clear		Del		FF		UP	NA
29	7	📄 Input Port	Pin Location 1	ェルをダブルク	,	Show In		•	LVDS25	FF		UP	NA
	8	📄 Input Port	リックして直接	ピン番号を入					BLVDS25	FF		UP	NA
-	9	Input Port	カルます。			Assign P	ins		SSTL15	FF		UP	NA
	10	Input Port	TSPMADR_0	INIA				N/A	SSTL18JI	▼ IFF		UP	NA
ign Pins							? ×			DFF		UP	NA
Type :	Signal	Name IO TYPE	Pin Pad Name B	ank Polarity 🔺	Pin Types — —		_	或いは、Pii	nLocationセルを	DEE		UP	NA
t Port S	PMCS	N LVCMOS25	A2 PT5A 0	P	🔽 Clock	🔽 Dedicated		一石クリックし	→AssignPinか	DEE		UP	NA
			A3 PT5B 0	N	🔽 I/O only	🔽 sysConfig		ьAssignPi	nDialogを表示し、	DEF	70	UP	NA
			A4 PT8A 0		MPI	MCA		ビンのアサ	インを行うことも	DEE		UP	NA
			A6 PT22B 0	N	And polarity is -			可能です		DEE		UP	NA
			A7 PT23B 0	N	Don't Care			N/A	LVCMOS25	OFF		UP	NA
			A8 PT26A 0	P	True LVDS	Emulated LVDS		N/A	LVCMOS25	OFF		UP	NA
			B3 PT4B 0	N	Nside-Pin	V Nside-Pin		N/A	LVCMOS25	OFF		UP	NA
			B5 PT10B 0	N		1 110100 1 111		N/A	LVCMOS25	OFF		UP	NA
			B6 PT22A 0	P				NIA	LVCMOS25	OFF		UP	NA
			C3 PT4A 0	P	 Auto Sort 	C Manual Sort		N/A	LVCMOS25	OFF		LIP	NA
			C4 PT2B 0	N	-Sort by			1.907.3	EVOIN0020			01	130
			C5 PT10A 0	P	🔿 Package Colur	nn	ling	Global Proferen	non Timing Profes		Group	Mice Proferences	T
			C7 PT20B 0	N	Package Row		1116					mise i references	J
			D4 PT2A 0	P	C Pin Number	🔽 Sort in Bank							
			D5 PT7A 0	P	C Pad Name		_						R
:	•:-		Obert Bine	N V	 Ascending 	C Descending							;e
ign Pins	hssign	every Pin	Check Pins Clos	e Heip								Semicondu	ctor
Diamo	nd1	x startup ppt	Page: 21									Corporation	1

Diamond1.x_startup.ppt Page: 21

ecstar デバイスの制約設定~SpreadSheet View各種画面説明

■Pin Assigment画面

信号の配置ができます。

PinAssignmentタブを選択してピンに対して信号をアサインしていきます。

0		Pin	Pad Name	Bank	Polarity	IO_TYPE	Signal Name	Signal Type
	86	C16	FIO:PR6A	8	Р	LVCMOS33	SPMRSTN	📄 Input Port
ñ	87	B14	FIO:PT55B	8	N	LVCMOS25	FULL	🦲 Output Port
¢	88	A15	FIO:PT53B	8	N			
0	0 a l	C10	LEIN-DTEEA	l.	Ín			
sign	Signals					?×	SignalNa	meセルをダブルク
	Pad Nam	e Bank Polarity Si	gnal Type S	Signal Name IOTYPE	Signal Types		リックでA	ssignmentSignals
F	O:PT53	B 8 N	Output Port E		Clock	🔽 Input	ダイアログ	クが開きます。左
			Output Port H		🔽 Output	🔽 Bi-Dir	のよっな	画面が開きますの
			Input Port S	PMADR_0 LVCMOS25	🗖 Enable Filter St	ring	で信号の	アサインを行いま
			Input Port Si	PMADR_1 LVCMOS25			す。	
			Input Port S	PMADR_2 LVCMOS25				
			Input Port S	PMADR_3 LVCMOS25	 Auto Sort 	C Manual Sort		
			Clock Input S	PMOLK LVOMOS25	Sort by			
			Input Port S	PMCSN LVCMOS25	 Alphanumeric 			
			Input Port Si	PMDI_0 LVCMOS25	🔿 Bus Element Or	rder		
			Input Port Si					
		Accien	Signals Check Signals	Close Help	Ascending	C Descending		
		Hooigh						
	1 0 2	F11	FIO:PT32B	1	N			
	1.03	C10	FIO:PT34A	1	P			
	1.04	D10	FIO: FT09A	4				
	104	010	FIO:PT32A	1		-		
	105	C9	FIO:PT31B	1	N			
	106	89	FIO:PT29B					
	107	D9	FIO:PT31A	下部のタフにより				
	108	C8	FIO:PT29A	「INASSIGNMNTを選加	尺します			
	Port	Accignmente	Die Areitennente	Cleak Bassures	Douto Prioritu	Call Manaina	Global Proferences	Timing Dustance



(参考情報)Back Annotationについて

Place & Route Designまで実行した後にSpreadSheet Viewを開くと下図のように開発ツールが自動で割り付けたピン配置が表示されます。(自動で割り付けたピン配置は()で表示されます。)

開発ツールが自動で割り付けた仮のピン配置を今後使い続けたい場合には、制約ファイルに反映させる必要がございます。 反映させる場合はDesign>Back Annotation Assignmentsより、 IO PlacementとIO Configurationにチェックを入れてOKを クリックする事で本設定に変更する事が可能です。(この作業を行わないと次にPlace&Routeした際にピン配置が変わります)





ecstal デバイスの制約設定~SpreadSheet View各種画面説明

■Clock Resource画面

クロックへの制約を与えることが可能です。

クロック信号に対して、各種制約を与えます(タイミングの制約はClockResource画面ではできません)



ecstar デバイスの制約設定~SpreadSheet View各種画面説明

■タイミング制約画面 各種タイミング制約を与えることが可能です



TecStar デバイスの制約設定~SpreadSheet View各種画面説明

■タイミング制約~PERIOD/FREQUENCY Preference

選択したクロックに対して最大動作周波数の設定を行います。



- Semiconductor Corporation

ecstar デバイスの制約設定~SpreadSheet View各種画面説明

■タイミング制約~ BLOCK Preference

タイミング解析しない信号の選択をします。ここで選択した信号に繋がるパスは全てタイミング解析上無視されます。

ecstar デバイスの制約設定~SpreadSheet View各種画面説明

■タイミング制約~ INPUT SETUP/CLOCK TO OUT Preference

クロックに対して選択したポートのセットアップ/ホールドタイムとクロック入力から出力までの許容できる遅延値の設定を行います。

Diamond1.x_startup.ppt Page: 28

TecStar デバイスの制約設定~SpreadSheet View各種画面説明

■タイミング制約~ MULTCYCLE Preference

MULTCYCLE(General、Clock Net to Clock Net、Slow/Fast Path Exception)によって選択した非同期パス

へ遅延を与えます。MAXDELAYによって選択したパスに許容できる最大遅延の設定を行います。

■タイミング制約~ MAX Delay Preference

MAXDELAYによって選択したパスに許容できる最大遅延の設定を行います。

Tecstar デバイスの制約設定~SpreadSheet View各種画面説明

■タイミング制約~ 設定済みの制約の確認

Spreasheet Viewの"Timing Preferences"タブから設定済みのタイミング制約を一覧できます。

修正がある場合、修正箇所をクリックで修正が可能です。

TecStar デバイスの制約設定~参考情報

(参考情報)

Spread Sheet Viewで設定した各種制約は.LPFファイルに情報が格納されます。こちらのファイルを直接編集して 設定することも可能です。

①File ListタブをProcessタブに切り替えるとコンパイルの実行コマンドリストを表示します。 *各コマンドの詳細は以下をご参照ください。

②コンパイルの実行は
 その1. 各コマンドをダブルクリック、或いは各コマンドを右クリックし、Runで実行します。
 その2. コマンドを一度クリックしハイライトさせた後、上部アイコンのRUNボタンを押します。

各コマンドは1つずつ手動で実行する必要は無いため、JEDECファイルを生成する場合は、JEDEC Fileチェックボックスにチェックを入れて Export Filesのみを実行します。するとSynthesize Designから順にコンパイルコマンドが自動で実行されます。 コンパイル後は各コマンドに コンパイル結果のチェックマークが表示されます。

ecstar コンパイル後結果確認~レポートビュー

■コンパイル後の結果を確認するにはレポートビューを使用します。レポートビューはDiamondメイン画面 上部のアイコンから起動します。

Diamond1.x_startup.ppt Page: 35

ecstar コンパイル後結果確認~Process Reports

■Process Reportでは、マッピング結果、配置配線結果、IO配置結果について確認可能です

IecStar コンパイル後結果確認~Analysis Reports

■Analysis ReportsではSpreadSheetViewで設定したタイミング制約に対する結果が確認可能です

Lattice Semiconductor Corporation Bringing the Best Together

ecstal 書き込みデータBitstreamファイルの作成、書き込み方法

■書き込みファイルを生成する際には、ProcessWindowから生成を行います。生成後、別ツールのispVMsystem 或いはDiamondにバンドルされているProgrammerを使用して簡易書き込みが可能です。

Diamond1.x_startup.ppt Page: 38

ecStar シミュレーションの実行~テストベンチファイルの生成

■ispLEVERでは、テストベンチファイルの雛形を作成する機能がございました。Diamondでも同様にテストベンチ の雛形を作成することが可能です。生成の際にはGenerate Hierarchyを起動します。

ecStar シミュレーションの実行~Functionシミュレーション

■シミュレーションを実施するには、Simulation Wizardを使うのが便利です。以下にSimulation Wizardを使用した シミュレーション方法を記載します。

Bringing the Best Together

Corporation

TecStar シミュレーションの実行~Functionシミュレーション

Simulation Wizard	<u>? ×</u>	Simulation Wizard
	Preparing the Simulator Interface This wizard will guide you through the creation of a new simulation project for a specific simulator. To create a new simulator project you will need to provide a name and location for your project. Next you will indicate what stage of the FPGA implementation you wish to simulate. Click Next to continue.	Process Stage Indicate what process stage of the FPGA implementation strategy you wish to simulate. Available stages are automatically displayed. Process Stage • RTL • Post-Map Gate-Level • Post-Route Gate-Level
Simulation Wizard Simulator Project Name Enter a name for your s be stored.	② "Next"をクリックします。	 Process Stage ○ RTL ○ Post-Map Gate-Level ○ Post-Route Gate-Level+Timing
Project name: waveform Project location: C:/_desin/ Simulator C Active-HDL ModelSim	 ③ Project nameを入力します。	 シミュレーションの方法を選択します RTL: シミュレータがRTLをインポートし、コンパイルを行いシミュレーションを実施します。 Post-Map Gate-Level: Mapping後生成されるネットリストファイル(VO,VHOファイル)を使用してシミュ レーションを実施します。 Post-Map Gate-Level+Timing: 上記ネットリストファイル+遅延情報ファイル(SDFファイル)を取り込んでシミュ レーションを行います。一番実機の動きに近いシミュレーションが可能ですがシミュ レーションの実行に時間がかかります
Diamond1.x_start	up.ppt Page: 41	Next"をクリックします。 Bringing the Best Together

ecstal シミュレーションの実行~Functionシミュレーション

TecStar シミュレーションの実行~Functionシミュレーション

Simulation Wizard	<u>? ×</u>
Summary	
Simulator : Active-HDL Project Name : waveform Project Location : C:/desin/X02WG/diamond/RD Simulation Files : C:/desin/X02WG/diamond/RD/./RD1093/RD10 C:/desin/X02WG/diamond/RD/./RD1093/RD11 C:/desin/X02WG/diamond/RD/./RD1093/RD11 C:/desin/X02WG/diamond/RD/./RD1093/RD11 C:/desin/X02WG/diamond/RD/./RD1093/RD11 C:/desin/X02WG/diamond/RD/./RD1093/RD11 C:/desin/X02WG/diamond/RD/./RD1093/RD11 C:/desin/X02WG/diamond/RD/./RD1093/RD11 C:/desin/X02WG/diamond/RD/./RD1093/RD11 C:/desin/X02WG/diamond/RD/./RD1093/RD11 C:/desin/X02WG/diamond/RD1093/RD1093/Te Simulation Libraries :	293/Source/Verilog/bit_align_ct1_xo2.v 193/Source/Verilog/bus_sync.v 193/Source/Verilog/Loopback_Demo 7_to_1_LVDS_TC 193/Source/Verilog/LVDS_7_to_1_TX_xo2.v 193/Source/Verilog/VDS_7_to_1_TX_xo2.v 193/Source/Verilog/VDS_7_to_1_TX_xo2.v 193/Source/Verilog/IPexpress/MachX02/X02_71TX 193/Source/Verilog/IPexpress/MachX02/X02_71TX 193/Source/Verilog/IPexpress/MachX02/X02_71TX 193/Source/Verilog/Loopback_Demo_7_to_1_LVDS_TOP
pm_work ovi_machxo2 ✓ Run simulator	>
	< Back Finish Cancel
	10 "Finish"をクリックします。

CStall シミュレーションの実行~Functionシミュレーション

.

ecstal シミュレーションの実行~Functionシミュレーション

.

TecStar シミュレーションの実行~Timingシミュレーション

■タイミングシミュレーションを実施するには、Simulation WizardにてPost-Map Gate-Level+Timingを選択します。 また、Waveform を表示する前に以下設定が必要になります。設定を行わない場合、SDFファイルが無効となり内 部遅延がシミュレーションに反映されません。

A A	Edit	Search	Z (CO	unt_di	1_SIM	,count	_dil_sim/	- Library	Teolo	Window	Halp		
		Search		WORKS	pace	Design		Liurary	Tools	<u>w</u> indow	<u>H</u> eih		₹ ₄ 7
ø			X 881		9 🌮	4 66 <u>H</u>dd All olda	Files to Des	ign				© © ⊗ ► ► ►	100 ns 🕂 "
D)ele	ien	Brows	er			Es⊫ M <u>u</u> u Rofr	ourrent Duci	iment					
E A	testbe	ench (beh	avior)			<u>Li</u> ent	concento					ne Source Type	Target Language
οlι	Insort	ed				◆ <u>C</u> om	pile						
	1	Workspa	ice 'co	unt_d11	_sim'	Se Com	pile All						
=	Ē	count_d	l1_sim			🏷 Com	piles All with	i File Reo	rder				
		1 bbA 🎢	lew File			🖌 Anal	yze	<u>.</u>					
Ľ	+-	良v count 品 count	_d11_cou _d11_cou	unt_dii_v unt_dii_v	vho.vh(vho.sdi i	Desi	gn Compilati	on Order					
2	÷.	al coant	unt.vhd			Gene	rate Macro						
		1 bbA 🏹	lew Libr	ary		Setti	nes						
	Ξſ	🍯 work	library	'	1	Flow	Settings	`					
							* 1 .						
						Ulea	r Implementa	tion Data					7
	File	。 (13 0	tructur	a) 🕞 R	0000	🎢 <u>C</u> rea	te Library		D	esignよ	USe	ettingsを選択します。	>
	1 ne	s (•370	, indetai		6300.	<u>M</u> ere	e Design So	urce Files					_
	# De # FI	sign: Des BREAD: I	ign cou Iaborat	int_d11_ ion_prov	sim a	Back	up revision						^
	# EL	BREAD: I	Elaborat	ion tim	e 0.4	– Rest	ore revision.						
9						Arch	ive Design						
31:						Rest	ore Design						_
٥,						t Hier	archy non						~
		Console	1			Com	pare Docume	nt with S	vmbol				
)ionla		nian Catt	ingo wir	dow		Upda	ate Symbols						
ляріа	iys De	sign bett	ings win			Upda	ate Diagrams						
						0							
						Con	ige Library vert Block Di	aaram Cu	mbole				
						Conv	PER DIOCK DI	agram Sy	mbols				
						Char	nge Target H	DL					
						Unda	ate Interface	of Additic	inal Arch	itecture		1	

ecStar ションの実行~Timingシミュレーション

Design Settings	2 🔀
Category:	
	SDF
General	
Top-level	Files - Region Value Load
🛓 🗄 Compilation	.¥count_d11¥count_d11_count_d11_vho.sdf
	/uut Average Yes 🗸
SDF	Yes
Verilog	
Access to Design Objects	
①SimulationのSDFを選択します。	(2LOadをトロックタリンメーユーか) こVeeに認定します
	らYesiこ設定します。
Code Coverage/Profiler	
Verilog PLI Application	
C Code Debug Settings	
Handel-C Code Debug and Co-simul	E Disable manakara fara CDE asadan
	j Disable warnings from SDP reader
	Change SDF errors to warnings
	SDF error limit:
	 ③OKで設定完了です。
	/
	Default OK Cancel Apply

ecstal シミュレーションの実行~再度シミュレーションを実施する時

■デザイン変更を行い、再度シミュレーションを行う場合には、以下の方法でシミュレーションを実施すること が可能です。但し、デザインファイルが追加された場合などはうまく起動ができませんのでご注意ください。

Implementationを使用した複数デザインの管理

■Lattice Diamondはユーザー様で作成したデザインProject単位で管理を行います。LatticeDiamondからはProject の下に複数のサブProjectを構成でき、サブProjectごとに違う設計データを持たせてデザインの管理を行うことが できます。このサブProjectはImplementationと呼びます。Implementation毎にStrategy(ツールのProperty、コンパイル オプション)や制約を持たせることができ、全てのImplementationを並列にコンパイルさせ、それぞれのコンパイル結果 を比較することもできます。

例えば、同じデザインに対してImplementationを複数作成し、それぞれ違うStrategyを設定行い、並列 にコンパイルを行う良い結果を選択して使用することが可能です。これにより、設計期間の短縮化を図 ることができます。

> **Lattice** Semiconductor Corporation

ecstal Implementation~Implementationの作成

■Implementationを新規で作成します。上部プルダウンメニューから「File」⇒「New」⇒「Implementation」を選択 或いは、FileListウインド内のProjectを右クリックして⇒「Add」⇒「New Implementation」を選択します

Implementation~Implementationの作成

Diamond1.x_startup.ppt Page: 51

■Implementationを作成した後、内部のデザインファイル、Strategy、各種制約に対して変更を加える場合には 該当のImplementationをアクティブにする必要があります。

Semiconducto

Corporation

TecStar Implementation~Strategyの考え方

■Strategyとはコンパイル時のオプション設定リストになります。複数のStrategyを作成し、Implementation毎に 共有させて使用することが可能です。Defaultの状態で5つのStrategyが用意されています。

j	Area	: 必要なリソース(SLICE)数が最小になるよう設定されたStrategy
	I/O Assistant	: I/O Assitant機能(IOの配置ルールチェック)を実行すうためのStrategy
1	Quick	: プロセスの処理時間を優先するよう設定されたStrategy
j	Timing	:タイミング要求を優先するよう設定されたStrategy(全てデフォルト)
	Strategy1	: Timingと同じ

* 上部四角で囲んだStrategyについてはコンパイルオプション内容を変更できません。 流用したい場合には、流用させたいStrategyを右クリックし、Clone Timing Strategyを選択して 新規にStrategyを作成します。

Lattice Semiconductor Corporation Bringing the Best Together ecStar Implementation~Strategyのアクティブ化

■StrategyをTargetとしているImplementation内で使用する場合にはアクティブにする必要があります。

Implementation~Strategyの変更

■Strategyの変更方法を以下に記載いたします。

lecstar 複数のImplementationを使用しての並列処理方法

■Diamondでは複数のImplementationを並列処理でコンパイルすることが可能です。並列処理には"Run Manager"を 使用します。以下よりRun Managerの使い方を示します。

■Run Managerの実行方法を記載します

①実行したいImplementationのチェックボックスにチェッ クを入れます。全てのImplementationを選びたい場合、 右クリック⇒SelectALLで全てを選択可能です									al s
	Implementation <strategy></strategy>	Status	Progress	Start	Run Time	Score	Unrouted	Level/Cost	Description
	attributes <strategy1></strategy1>	Ready	100%	木 19:56:30	7	3935	0	5_1	attributes
	Sttributes2 <area/>	Running	3%	金 20:28:08	11	NA	NA	NA	attribute <i>s</i> 2
						_			
 ②初めて実行する場合にはRUNボタンを押します。 2度目以降はRERUNボタンを押します。 あとは自動で論理合成⇒配置配線まで処理されます 									

【注意】 <u>Run Managerでは複数のImplementationを並列で実行可能ですが必ずお使いのPCの</u> <u>CPUコア数以上にならないよう並列処理数を調整して下さい。</u> <u>コア数以上になりますと逆に処理速度が低下する可能性がございます。</u>

より詳細なお問合せ、ご質問等に関しましては、技術サポート貴社担当FAE または下記技術サポート窓口までお気軽にお問い合わせ下さい。

株式会社 マクニカ テクスターカンパニー ラティス製品 技術サポート窓口

- 電話 045-470-9841/FAX 045-470-9842
- Email lattice@macnica.co.jp
- URL http://www.tecstar.macnica.co.jp/contact/index.html

