# Nexusシリーズユーザーガイド



### はじめに

- 本資料は、Lattice社 NexusシリーズFPGA の設計時の注意事項をまとめています。
- NexusシリーズFPGAは以下のファミリーを指します。
  - CrossLink-NXファミリー
  - Certus-NXファミリー
  - CertusPro-NXファミリー
  - XO5-NXファミリー
- 最終確認として、各Hardware Checklist をご確認ください。
- 実際の動作等の詳細や最終確認は別途データシート、テクニカルノートをご参照ください。
- Lattice 社ドキュメントと本資料との間に差異があった場合、Lattice 社ドキュメントを正とします。
- NX共通のユーザーガイドのため、4ファミリー共通のパラメータについては、出典の名称のみ記載し、バージョン情報はそれぞれ異なるために割愛しています。

### 目次

#### 1. 電源ピン関連

- 1.1 電源ピンの説明
- 1.2 電源ランプレート
- 1.3 電源シーケンス
- 1.4 電源Power-On-Reset

#### 2. sysl/Oピン関連

- 2.1 sysl/Oピンの概要
- 2.2 PCLK/GPLL ピン
- 2.3 内部 Pull up/down の抵抗値
- 2.4 電源起動時のI/O の挙動に関して

#### 3. sysI/O BANK 関連

- 3.1 sysI/O BANK 関連
  - 3.1.1 Certus-NX BANK 構成
  - 3.1.2 CertusPro-NX BANK 構成
  - 3.1.3 CrossLink-NX BANK 構成
  - 3.1.4 Mach XO5-NX BANK 構成
- 3.2 BANK 毎のI/O Standard
- 3.3 Mixed Voltage Mode



2025/7/3

### 目次

- 4. 差動信号関連
  - 4.1 差動信号関連
  - 4.2 LVDS の注意事項
    - 4.2.1 LVDS
    - 4.2.2 LVDS25E (Output Only) の注意事項
    - 4.2.3 SubLVDS (Input Only) の注意事項
    - 4.2.4 SubLVDSE/SubLVDSEH (Output Only) の注意事項
    - 4.2.5 SLVS の注意事項
- 5. コンフィギュレーション関連
  - 5.1 コンフィギュレーション
  - 5.2 コンフィギュレーションモード概要
  - 5.3 コンフィギュレーション注意事項
  - 5.4 コンフィギュレーションモード選択方法
  - 5.5 各コンフィギュレーションモードにおける使用ピン
  - 5.6 開発ツール上の設定
  - 5.7 コンフィギュレーションフロー
  - 5.8 コンフィギュレーション関連ピン波形
  - 5.9 回路例
  - 5.10 コンフィギュレーションデータサイズ
  - 5.11 Master SPI 動作時の波形



### 目次

#### 6. Radiant Programmer を用いた書き込み

- 6.1 Download ケーブル
- 6.2 Download ケーブル信号説明
- 6.3 Programmer を用いた書き込みに関しての資料
- 6.4 SRAM 領域への書込み
- 6.5 FPGA 経由でのSPI Flash への書込み
- 6.6 Feature Row への書込み
- 6.7 Program Feature Row での書き込み
- 6.8 サポートしている特殊Boot Mode
- 6.9 Dual Boot
- 6.10 Multi Boot
- 6.11 Ping-Pong Boot

#### 7. SerDes/PCS 関連

- 7.1 SerDes/PCS の概要
- 7.2 SerDes/PCS の対応プロトコル
- 7.3 SerDes/PCS の電源設計に関して
- 7.4 SerDes/PCS の基準クロック入力について
- 7.5 SerDes/PCS の外部入力基準クロック仕様
- 7.6 SerDes/PCS のレシーバー入力仕様
- 7.7 SerDes/PCS のトランスミッター出力仕様
- 7.8 10GBASE-R



# 1. 電源ピン関連

© Macnica, Inc.

## 1.1 電源ピンの説明(Certus-NX,CertusPro-NX/CrossLink-NX/MachXO5-NX,MachXO5T-NX)

本項は、Lattice 社の以下の資料より抜粋した情報です。 なお、Lattice 社の英文資料の情報を正とします。

DC and Switching Characteristics for Commercial and Industrial より抜粋

Certus-NX

Certus-NX Family Data Sheet FPGA-DS-02078-1.9 January 2024

CertusPro-NX

CertusPro-NX Family Data Sheet FPGA-DS-02086-1.8 February 2024

CrossLink-NX

CrossLink-NX Family Data Sheet FPGA-DS-02049-2.0 October 2023

MachXO5-NX

MachXO5-NX Family Data Sheet FPGA-DS-02102-1.5 October 2023

## 1.1 電源ピンの説明(Certus-NX,CertusPro-NX/CrossLink-NX/MachXO5-NX,MachXO5T-NX)

	Min	Тур.	Max	Unit	Certus-NX	CertusPro-NX	CrossLink-NX	MachXO5-NX, MachXO5T-NX
V <sub>CC</sub> , V <sub>CCECLK</sub>	0.95	1.00	1.05	V	コア電源	,	•	
	1.71	1.80	1.89	V	-	Bank0,1,2,6,7に対する補助電源	-	-
Vccaux	1.746	1.80	1.89	V	Bank0,1,2,6,7に対する補助電源	-	Bank0,1,2,6,7に対する補助電源	Bank0,1,2,3,4,7,8,9に対する補助 電源
VCCAUXH3/4/5	1.71	1.80	1.89	V	-	Bank3,4,5に対する補助電源	-	-
	1.746	1.80	1.89	V	Bank3,4,5に対する補助電源	-	Bank3,4,5に対する補助電源	-
VCCAUXH5/6	1.746	1.80	1.89		-	-	-	Bank5,6,に対する補助電源
	1.71	1.80	1.89	V	-	コアロジック用補助電源電圧	-	-
Vccauxa	1.746	1.80	1.89	V	コアロジック用補助電源電圧	-	コアロジック用補助電源電圧	コアロジック用補助電源電圧
VCCA_D-PHY	1.71	1.80	1.89	V	-	-	MIPI D-PHYアナログ電源	-
Vcc_d-phy	0.95	1.00	1.05	V	-	-	MIPI D-PHYデジタル電源	-
VCCPLL_D-PHY	0.95	1.00	1.05	V	-	-	MIPI D-PHY PLL電源	-
	3.135	3.30	3.465	V	Bank2,6,7	Bank2,6,7	Bank0,1,2,6,7	Bank0,1,2,3,4,7,8,9,Bank 1 は VCCIO 3.3 Vのみ可
	2.375	2.50	2.625	V	Bank2,6,7	Bank2,6,7	Bank0,1,2,6,7	Bank0,2,3,4,7,8,9
	1.71	1.80	1.89	V	All Banks	All Banks	All Banks	All Banks except Bank 1
Vccio	1.425	1.50	1.575	V	All Banks	All Banks	All Banks	All Banks except Bank 1
	1.2825	1.35	1.4175	V	VCCIO=1.35V(For DDR3L O	nly)	-	· · · · · · · · · · · · · · · · · · ·
	1.14	1.20	1.26	V	All Banks	All Banks	All Banks	All Banks except Bank 1
	0.95	1.00	1.05	V	Bank3,4,5	Bank3,4,5	Bank3,4,5	Bank5,6

Data Sheet DC and Switching Characteristics for Commercial and Industrial より抜粋



# 1.1 電源ピンの説明(Certus-NX,CertusPro-NX/CrossLink-NX/MachXO5-NX,MachXO5T-NX)

	Min	Тур.	Max	Unit	Certus-NX,CertusPro-NX	CrossLink-NX	MachXO5-NX,MachXO5T-NX
ADC部							
VCCADC18	1.71	1.80	1.89	V	ADC用電源		
SerDes部							
Vccsd	0.95	1.00	1.05	V	SerDesブロック, I/O供給電源		
<b>V</b> CCSDCK	0.95	1.00	1.05	V	SerDesクロックバッファ供給電源		
Vccpllsd	1.71	1.80	1.89	V	SerDesブロックPLL供給電源		
Vccauxsdq	1.71	1.80	1.89	V	SerDesブロック補助電源		

- 1. 正しく動作させるためには、すべての電源が有効な動作電圧範囲に保持されていなければならない。
- 2. 同じ電圧の電源はすべて同じ電圧源から供給。適切な絶縁フィルターが必要。
- 3. SerDes を除き、共通電源レールは一緒に接続。
- 4. MSPI (Bank 0) と JTAG、SSPI、I2C、I3C (Bank 1) ポートは VCCIO =  $1.8 \text{ V} \sim 3.3 \text{ V}$  でサポート。
- 5. 10G SerDes を使用する場合、VCC 電圧は0.97V~1.05V の範囲内でなければならない。

Data Sheet DC and Switching Characteristics for Commercial and Industrial より抜粋



### 1.2 電源ランプレート

#### ■電源ランプレート

各電源ピンへの電圧供給は以下のランプレートを守らなければならない。

• 0.1V/ms~50V/ms

Power Supply Ramp Rates より抜粋

Certus-NX

Certus-NX Family Data Sheet FPGA-DS-02078-1.9 January 2024

CertusPro-NX

CertusPro-NX Family Data Sheet FPGA-DS-02086-1.8 February 2024

CrossLink-NX

CrossLink-NX Family Data Sheet FPGA-DS-02049-2.0 October 2023

MachXO5-NX

MachXO5-NX Family Data Sheet FPGA-DS-02102-1.5 October 2023

## 1.2 電源ランプレート

■電源ランプレート

仕様を基に立ち上げ時間の参考値を算出すると以下のようになる。

計算式 Max Vcc/0.1(V/ms): 例 1.0(V) / 0.1(V/ms) = 10ms

Min Vcc/50(V/ms):例 1.0(V) / 50(V/ms) = 0.02ms

電源種類	電圧(Typ)	Certus-NX,CertusPro-NX/CrossLink-NX/ MachXO5-NX,MachXO5T-NX (ms)		
		Min	Max	
Vcc	1.0V	0.02	10	
V <sub>CCAUX</sub>	1.8V	0.036	18	
V <sub>CCIO</sub>	1.0V	0.02	10	
	1.2V	0.024	12	
	1.8V	0.036	18	
	2.5V	0.05	25	
	3.3V	0.066	33	

### 1.3 電源シーケンス

#### ■電源シーケンス

本デバイスに電源に関するシーケンスの規定は基本的にはありません。

ただし POR 後デバイスが起動すると、IO の出力電圧はそのバンクの  $V_{CCIO}$  に依存するため、不定電圧の出力を防止するために POR解除前に  $V_{CCIO}$  を立ち上げることを推奨。または、リセットICなどを使用して、十分な時間PORが掛かるようにする事を推奨。

Power up Sequence より抜粋

Certus-NX

Certus-NX Family Data Sheet FPGA-DS-02078-1.9 January 2024

CertusPro-NX

CertusPro-NX Family Data Sheet FPGA-DS-02086-1.8 February 2024

CrossLink-NX

CrossLink-NX Family Data Sheet FPGA-DS-02049-2.0 October 2023

MachXO5-NX

MachXO5-NX Family Data Sheet FPGA-DS-02102-1.5 October 2023

**MACNICA** 

### 1.4 電源Power-On-Reset

■本項は、Lattice 社の以下の資料より抜粋した情報です。 なお、Lattice 社の英文資料の情報を正とします。

Power-On Reset より抜粋

Certus-NX

Certus-NX Family Data Sheet FPGA-DS-02078-1.9 January 2024

CertusPro-NX

CertusPro-NX Family Data Sheet FPGA-DS-02086-1.8 February 2024

CrossLink-NX

CrossLink-NX Family Data Sheet FPGA-DS-02049-2.0 October 2023

MachXO5-NX

MachXO5-NX Family Data Sheet FPGA-DS-02102-1.5 October 2023

### 1.4 電源Power-On-Reset


#### ■ 電源立ち上がり時のPOR トリップポイント。

- Vcc  $0.73V \sim 0.83V$
- $V_{CCAUX}$  1.34V  $\sim$  1.71V (Certus-NX, CrossLink-NX)
- $\cdot$  V<sub>CCAUX</sub> 1.34V  $\sim$  1.62V (CertusPro-NX, Mach XO5-NX, Mach XO5T-NX )
- $\cdot$  V<sub>CCIO0/1</sub> 0.89V  $\sim$  1.05V

POR がかかるとリセット状態になる。

例として上げると下図のようになる。

例



#### 注意)

Vccioの電源立ち上げシーケンスを最後にした場合、0.89V ~ 1.05V でパワーオンリセットが解除され、不定出力となる。 外部のリセットICでコントロールするか、シーケンス設計を綿密に確認することを推奨。

### 1.4 電源Power-On-Reset

- 電源立ち下がり時のPOR トリップポイント。
  - $\cdot$  Vcc 0.51V  $\sim 0.81$ V
  - ・VCCAUX 1.38V  $\sim 1.54$ V,または 1.59V

# 2. sysI/Oピン関連

## 2.1 sysl/Oピンの概要 1/8

■本項は、Lattice 社の以下の資料より抜粋した情報です。 なお、Lattice 社の英文資料の情報を正とします。

Pinout Information より抜粋

Certus-N>	(
-----------	---

Certus-NX Family Data Sheet FPGA-DS-02078-1.9 January 2024

CertusPro-NX

CertusPro-NX Family Data Sheet FPGA-DS-02086-1.8 February 2024

CrossLink-NX

CrossLink-NX Family Data Sheet FPGA-DS-02049-2.0 October 2023

MachXO5-NX

MachXO5-NX Family Data Sheet FPGA-DS-02102-1.5 October 2023

# 2.1 sysl/Oピンの概要 2/8

以下は専用ピンです。外部処理は設計ツール(Lattice Radiant)に従って処理が必要。

ピン名	入出力	説明	外部処理
Dedicated ピン			
JTAG_EN	ı	JTAG ピンをコントロールするピン。 JTAG ピンは Low の場合は GPIO に、Highの場合は JTAG 専用ピン。	4.7kΩ pull-down to GND(Disable時) 1.0kΩ pull-up to $V_{\text{CCIO1}}$ (Enable時)
ADC_REFA, ADC_REFB	I	ADC の基準電圧を入力。	未使用時は Open
ADC_DP/NA, ADC_DP/NB	I	ADC への入力専用ピン。	未使用時は Open
SDx_RXDP/N	I	SerDes 用の入力ピン。	未使用時は Open
SDx_TXDP/N	0	SerDes 用の出力ピン。	未使用時は Open
SDQy_REFCLKP/N	I	Quad yの SerDes リファレンスクロック入力ピン。	未使用時は Open
SD_EXTy_REFCLKP/N	I	SerDes 用の外部リファレンスクロック入力ピン。	未使用時は Open
SDx_REXT	I	SerDes 用リファレンス抵抗入力ピン。このピンと SDx_REFRET の間に抵抗を接続。 外部抵抗値に基づいて、オンチップ差動終端インピーダンスを調整するために使用。	未使用時は Open
SDx_REFRET	I	SerDes 用リファレンスリターン入力ピン。このピンと SDx_REXT の間に抵抗を接続。 V <sub>CCPLLSDx</sub> に AC 結合。	未使用時は Open
D-PHY[0-1]_CKP/N	I/O	MIPI D-PHY クロック入出カペア (2つのD-PHYブロック毎)。	未使用時は Open
D-PHY[0-1]_DP/N[0-3]	I/O	ハードMIPI D-PHY データ入出力ペア。 2つのハードMIPI D-PHY ブロックの4つの高速レーン毎。	未使用時は Open



# 2.1 sysl/Oピンの概要 3/8

ピン名	ピン名 入出力 説明		外部処理
その他のピン			
NC		未接続ピン。何も接続しない。	
RESERVED		予約ピン。RESERVED には何も接続しない。	
汎用ピン	•		
P[T/B/L/R][Number] _ [A/B] 例	I/O	USER IO ピン。T は Top、B は Bottom、L は Left、R は Right の Bank を示す。 A/B は差動のペアを示し、Number は A/B ペアを識別。 Bottom Bank(Bank3, 4, 5) の A/B ペアは True LVDS の入出力に対応。	
PRxxx, PTxxx, PBxxx, PLxxx など		True LVDS 使用の場合、100Ωの差動終端抵抗が選択可能。 それ以外の Bank では Emulated LVDS は A/B ペアで出力のみサポート可能。	

Datasheet Signal Descriptions より抜粋



2025/7/3

# 2.1 sysl/Oピンの概要 4/8

ピン名	入出力	説明	外部処理
Shared Configuration ピン			
PRxxx/SDA/USER_SDA	I/O	PRxxx:GPIO として使用。 SDA:コンフィギュレーションを  2C/ 3C 経由で行う場合の SDA として使用。 USER_SDA: 2C/ 3C  F 使用時の SDA として使用。	SDA:1.0kΩ to 4.7kΩ pull-up to V <sub>CCIO1</sub> ※Slave I3C コンフィギュ時はプルアップ抵抗不要
PRxxx/SCL/USER_SCL	I/O	PRxxx:GPIOとして使用。 SDA:コンフィギュレーションを  2C/ 3C 経由で行う場合の SCL として使用。 USER_SDA: 2C/ 3C  F 使用時の SCL として使用。	SCL:1.0kΩ to 4.7kΩ pull-up to V <sub>CClO1</sub> ※Slave I3C コンフィギュ時はプルアップ抵抗不要
PRxxx/TDO/SSO	I/O	PRxxx:GPIO として使用。 TDO:JTAG_EN=1 の時、JTAG ピンとして使用。 SSO:Slave SPI モード時の出力ピンとして使用。	TDO: 4.7kΩ pull-up to V <sub>CCIO1</sub>
PRxxx/TDI/SSI	I/O	PRxxx:GPIO として使用。 TDI:JTAG_EN=1 の時、JTAG ピンとして使用。 SSI:Slave SPI モード時の入力ピンとして使用。	TDI:4.7kΩ pull-up to V <sub>CClO1</sub> pull-up は出力IC端にて行う
PRxxx/TMS/SCSN	I/O	PRxxx:GPIO として使用。 TMS:JTAG_EN=1 の時、JTAG ピンとして使用。 SCSN:Slave SPIモード時のチップセレクトピンとして使用。	TMS: $4.7k\Omega$ pull-up to $V_{CCIO1}$ SCSN: $4.7k\Omega$ pull-up to $V_{CCIO1}$
PRxxx/TCK/SCLK	I/O	PRxxx:GPIO として使用。 TCK:JTAG_EN=1 の時、JTAG ピンとして使用。 SCLK:Slave SPI モード時のクロック入力ピンとして使用。	TCK: $2.2k\Omega$ pull-down to GND SCLK: $2.2k\Omega$ pull-down to GND

Datasheet Signal Descriptions より抜粋

© Macnica, Inc.

# 2.1 sysl/Oピンの概要 5/8

ピン名	入出力	説明	外部処理
Shared Configuration ピン	•		
PTxxx/MCSNO	I/O	PTxxx:GPIO として使用。 MCSNO:Master SPI モード時のチップセレクトとして使用。Daisy Chain構成時に使用。	
PTxxx/MD3	I/O	PTxxx: GPIO として使用。 MD3: Master SPI モードの Quad を使用する際に使用。	
PTxxx/MD2	I/O	PTxxx :GPIO として使用。 MD2:Master SPI モードの Quad を使用する際に使用。	
PTxxx/MSI/MD1	I/O	PTxxx:GPIO として使用。 MSI:Master SPI モード時の入力として使用。 MD1:Master SPI モードの Quad を使用する際に使用。	
PTxxx/MSO/MD0	I/O	PTxxx:GPIO として使用。 MSO: Master SPI モード時の出力として使用。 MDO: Master SPI モードの Quad を使用する際に使用。	
PTxxx/MCSN/PCLKT0_1	I/O	PTxxx:GPIO として使用。 MCSN: Master SPI モード時のチップセレクトとして使用。 PCLKTO_1:クロック入カピンとして使用。	MCSN: 4.7kΩ pull-up to V <sub>CCIO0</sub>
PTxxx/MCLK/PCLKT0_0	I/O	PTxxx: GPIO として使用。 MCLK: Master SPI モード時のクロックピンとして使用。 PCLKTO_0: クロック入カピンとして使用。	MCLK: 1.0kΩ pull-down to GND
PTxxx/PROGRAMN	I/O	PTxxx:GPIOとして使用。 PROGRAMN:入力ピン。任意のタイミングでコンフィギュレーションを開始させるピン。 ※1	PROGRAMN: 4.7kΩ pull-up to V <sub>CCIO0</sub>
PTxxx/INITN	I/O	PTxxx:GPIOとして使用。 INITN:双方向オープンドレインピン。コンフィギュレーション可能な状態を示す。※1	INITN: $4.7k\Omega$ pull-up to $V_{CCIO0}$
PTxxx/DONE	I/O	PTxxx:GPIOとして使用。 DONE:双方向オープンドレインピン。コンフィギュレーションの完了を示す。※1	DONE: 4.7kΩ pull-up to V <sub>CCIO0</sub>

<sup>※1</sup> 詳細は「2.1.4. 電源起動時の I/O の挙動に関して」を参照。

**MACNICA** 

コンフィギュ関連ピンは専用ピンとして使用することを強く推奨。MCLKを汎用ピンとして使用する場合、ワイヤードOR接続を推奨。

# 2.1 sysl/Oピンの概要 6/8

ピン名	入出力	説明	外部処理
Shared CLOCK Pins	'		
PBxxx/PCLK[T,C][3,4,5]_[0-3]	I/O	PBxxx: GPIO として使用。 PCLK: Primary Clock パスにつながる入力ピン。 T(True)、C(Complement)は差動の P/N で、シングルエンド入力で使用する 場合には T 側を使用。	
PTxxx/PCLKT0_[0-1]	I/O	PTxxx: GPIO として使用。 PCLK: シングルエンドのみ使用可能な Primary Clock パスに繋がる入力ピン。	
PRxxx/PCLKT[1,2]_[0-2]	I/O	PRxxx: GPIO として使用。 PCLK: シングルエンドのみ使用可能な Primary Clock パスに繋がる入力ピン。	
PLxxx/PCLKT[6,7]_[0,2]	I/O	PLxxx: GPIO として使用。 PCLK: シングルエンドのみ使用可能な Primary Clock パスに繋がる入力ピン。	
PBxxx/LRC_GPLL[T,C]_IN	I/O	PBxxx: GPIO として使用。 LRC_GPLL: Lower Right Bank の PLL への CLK 入力ピン。 T(True)、C(Complement)は差動の P/N で、シングルエンド入力で 使用する場合には T 側を使用します。	
PBxxx/LLC_GPLL[T,C]_IN	I/O	PLxxx: GPIO として使用。 ULC_GPLL: Lower Left Bank の PLL への CLK 入力ピン。 T(True)、C(Complement)は差動の P/N で、シングルエンド入力で 使用する場合には T 側を使用。	
PLxxx/ULC_GPLLT_IN	I/O	PLxxx: GPIO として使用。 ULC_GPLL: Upper Left Bank の PLL へのシングルエンド CLK 入力ピン。	
PRxxx/URC_GPLLT_IN	I/O	PRxxx: GPIO として使用。 URC_GPLLT: Upper Right BankのPLLへのシングルエンド入力ピン。	

# 2.1 sysl/Oピンの概要 7/8

ピン名	入出力	説明	外部処理
Shared JTAG Pins			
PRxxx/TDO/ yyyy	I/O	PRxxx: GPIO TDO: JTAG_EN = 1 の時、JTAG yyyy の TDO 信号として使用。	TDO: 4.7kΩ pull-up to V <sub>CCIO0</sub>
PRxxx/TDI/yyyy	I/O	PRxxx: GPIO TDI: JTAG EN = 1の時、JTAG yyyyのTDI 信号として使用。	TDI: 4.7kΩ pull-up to V <sub>CCIOO</sub> pull-up は出力IC端にて行う
PRxxx/TMS/ yyyy	I/O	PRxxx: GPIO TMS: JTAG_EN = 1の時、JTAG yyyyのTMS 信号として使用。	TMS: $4.7k\Omega$ pull-up to $V_{CCIO0}$
PRxxx/TCK/ yyyy	I/O	PRxxx: GPIO TCK: JTAG_EN = 1の時、JTAG yyyyのTCK 信号として使用。	TCK: 2.2kΩ pull-down to VCCIO0
Shared VREF Pins	•		
PBxxx/VREF[3,4,5]_[1-2]/yyyy	I/O	PBxxx: GPIO VREF: DDR メモリ機能の基準電圧。 [3,4,5] = Bank [1-2] 各Bank の VREF まで。 yyyy:その他の選択可能な特定機能ピン。	
Shared Comparator Pins	·		
PBxxx/COMP[1-3][P,N]/yyyy	I/O	PBxxx: GPIO COMP: 差動コンパレータ入力。[P,N] = 正または負入力。 [1-3] = コンパレータ1~3への入力。 yyyy:その他の選択可能な特定機能ピン。	
Shared SGMII Pins			
PBxxx/SGMII_RX[P,N][0-1]/yyyy	I/O	PBxxx: GPIO SGMII_RX:差動 SGMII RX 入力。[P,N] = 正または負入力。 [0-1] = SGMII RX0 または RX1 への入力。 yyyy:その他の選択可能な特定機能ピン。	




# 2.1 sysl/Oピンの概要 8/8

ピン名	入出力	説明	外部処理
Shared User GPIO Pins	·		
PBxxx/VREF[3,4,5]_[1_2]	I/O	PBxxx: GPIO として使用。 VREF: DDR メモリ機能の基準電圧ピン。	
PBxxx/ADC_C[P,N]nn	I/O	PBxxx: GPIO として使用。 ADC_C: ユーザー I/O と ADC 入力の兼用ピン。	
PBxxx/COMP[1-3][P,N]	I/O	PBxxx: GPIO として使用。 COMP: 差動コンパレータ入力ピン。	
PBxxx/SGMII_RX[P,N][0-1]	I/O	PBxxx: GPIO として使用。 SGMII_RX: SGMII 入力ピン。	

## 2.2 PCLK/GPLLピン

・クロック信号は必ずクロック入力ピン(PCLK) から入力。 GPIO からも入力が可能ですが、内部専用のクロックライン(Primary Clock) に載せるまでに遅延が発生(クロックピンから内部専用クロックラインまでのパスは最小遅延になる)。

・PLL への入力は GPLL ピンを使用することで PLL のクロック入力遅延を最小にできる。 ただし、以下のような PLL 入力を分岐して他の Primary Clock Network を使用し、FF に供給できない(設計 ツール上でエラーとなる)。



入力クロックの分岐ができないため、同じ周波数の クロックを使用する場合は同じ周波数のクロック出 力を用意する。

将来の拡張を考え、複数のGPLL(PCLK)ピンにクロックを配線しておく事を推奨。

・基板設計時、PLLを使用するかどうか判断に迷った場合、PLL専用ピン、クロックピン両方にクロック信号を供給しておくことを推奨(使わない方のピンはパターンが繋がっていても特に問題なし)。

引用: sysCLOCK PLL Design and Usage Guide for Nexus Platform 14.5. PLL Inputs and Outputs FPGA-TN-02095-2.3 September 2023

# 2.3 内部 Pull up/down の抵抗値 (1/7)

- ・外部 Pull up/down を設置する際、内部 Pull 設定と反対のレベルとなる場合は、Package Pin 上で中間電位となるのを防ぐために以下の内容に注意。
- ・内部 Pull up/down の抵抗値はそれぞれに流れるリーク電流と Vccio の推奨電圧範囲から算出可能。

I <sub>PU</sub>	I/O Weak Pull-up Resistor Current	$0 \le V_{IN} \le 0.7 \times V_{CCIO}$	-30	1	-150	μΑ
I <sub>PD</sub>	I/O Weak Pull-down Resistor Current	$V_{IL}$ (max) $\leq V_{IN} \leq V_{CCIO}$	30	ı	150	μΑ

引用: FPGA-DS-02086-1.7 3.8. DC Electrical Characteristics



# 2.3 内部 Pull up/down の抵抗値 (2/7)

- ・外部 Pull up/down を設置する際、内部 Pull 設定と反対のレベルとなる場合は、Package Pin 上で中間電 位となるのを防ぐために以下の内容に注意。
- ・内部 Pull up/down の抵抗値はそれぞれに流れるリーク電流と Vccio の推奨電圧範囲から算出可能。

#### 入力電圧レンジ

#### 3.11. sysI/O Single-Ended DC Electrical Characteristics

Table 3.14. sysI/O DC Electrical Characteristics – Wide Range I/O

Input/Output		V <sub>IL</sub>	VIII	1	V <sub>OL</sub> Max	V <sub>OH</sub> Min	Ι /m Δ\	I /m ()
Standard <sup>2</sup>	Min (V)	Max (V)	Min (V)	Max (V)	(V)	(V) 101(III)	I <sub>OL</sub> (mA)	I <sub>OH</sub> (mA)
LVTTL33 LVCMOS33	_	0.8	2.0	3.465 <sup>4</sup>	0.4	V <sub>CCIO</sub> – 0.4	2, 4, 8, 12, 16, "50RS" <sup>3</sup>	-2, -4, -8, -12, -16, "50RS" <sup>3</sup>


引用: FPGA-DS-02086-1.2 3.2. Recommended Operating Conditions

3.11. sysI/O Single-Ended DC Electrical Characteristics



## 2.3 内部 Pull up/down の抵抗値 (3/7)

・実際の計算例 LVCOMS33 の場合(Certus-NX, CertusPro-NX, CrossLink-NX)



内部 Pull-Up 抵抗 R\_PU は流れる電流 IPU と電圧降下V\_deltaを考慮して計算。

Ipuが最大になるのはV_deltaが最大の時、即ちVIN=0Vのとき								
	VIN	V_delta	Ipu(uA)	$R_{pu}(K\Omega)$				
LVCMOS33_max	0	3.465	150	23.1				
LVCMOS33_min	0	3.135	150	20.9				
lpuが最少になるのは	$VIN=0.7xV_{CCIC}$	)						
	VIN	V_delta	lpu(uA)	$R_{pu}(K\Omega)$				
LVCMOS33_max	2.425	1.039	30	34.65				
LVCMOS33_min	2.194	0.940	30	31.35				

従って、LVCMOS33では内部Pull-Upが有効になっているとき、外部処理で論理レベルを反対のレベルにする場合、 R\_pu = 20.9K $\Omega$ とVIL(MAX) = 0.8Vを考慮すると 外部Pull Down=7.16K $\Omega$ 以下とする。

#### Recommended Operating Conditionより抜粋

V <sub>CCIO</sub> = 3.3 V, Bank 0, Bank 1, Bank 2, Bank 6, Bank 7	3.135	3.30	3.465	V	

#### sysI/O Single-Ended DC Electrical Characteristicsより抜粋


Table 3.14. sysI/O DC Electrical Characteristics – Wide Range I/O

Input/Output		V <sub>IL</sub>	VII	1	V <sub>OL</sub> Max	V <sub>OH</sub> Min	1 ( 0)	1 /m 0)
Standard <sup>2</sup>	Min (V)	Max (V)	Min (V)	Max (V)	(V)	(V)	I <sub>OL</sub> (mA)	I <sub>OH</sub> (mA)
LVTTL33 LVCMOS33	_	0.8	2.0	3.4654	0.4	V <sub>CCIO</sub> – 0.4	2, 4, 8, 12, 16, "50RS" <sup>3</sup>	-2, -4, -8, -12, -16, "50RS" <sup>3</sup>

I <sub>PU</sub>	I/O Weak Pull-up Resistor Current	$0 \le V_{IN} \le 0.7 \times V_{CCIO}$	-30	_	-150	μА
I <sub>PD</sub>	I/O Weak Pull-down Resistor Current	$V_{IL}(max) \le V_{IN} \le V_{CCIO}$	30	_	150	μА

## 2.3 内部 Pull up/down の抵抗値 (4/7)

・実際の計算例 LVCOMS33 の場合(Certus-NX, CertusPro-NX, CrossLink-NX)



内部 Pull-Up 抵抗 R\_PD は流れる電流 IPD と電圧降下V\_deltaを考慮して計算。

Ipdが最大になるのはV_deltaが最大の時、即ちVIN=V <sub>ccio</sub> のとき								
	VIN	V_delta	lpd(uA)	$R_{pd}(K\Omega)$				
LVCMOS33_max	3.465	3.465	150	23.1				
LVCMOS33_min	3.135	3.135	150	20.9				
Ipdが最少になるのはVIN=	VIL(Max)の例	祭						
	VIN	V_delta	lpd(uA)	$R_{pd}(K\Omega)$				
LVCMOS33_max	0.8	2.665	30	26.666				
LVCMOS33_min	0.8	2.335	30	26.666				

従って、LVCMOS33では内部Pull-Downが有効になっているとき、外部処理で論理レベルを反対のレベルにする場合、 R\_pd = 20.9K $\Omega$ と、VIH(MIN) = 2.0Vを考慮すると 外部Pull Up=11.86K $\Omega$ 以下とする。

#### Recommended Operating Conditionより抜粋

V <sub>CCIO</sub> = 3.3 V, Bank 0, Bank 1, Bank 2, Bank 6, Bank 7	3.135	3.30	3.465	V

#### sysI/O Single-Ended DC Electrical Characteristicsより抜粋


Table 3.14. sysI/O DC Electrical Characteristics – Wide Range I/O

Input/Output		V <sub>IL</sub>	VIII	ı	V <sub>OL</sub> Max	V <sub>OH</sub> Min	1 /m 1	1 (m 1)
Standard <sup>2</sup>	Min (V)	Max (V)	Min (V)	Max (V)	(V)	(V)	I <sub>OL</sub> (mA)	I <sub>OH</sub> (mA)
LVTTL33 LVCMOS33	_	0.8	2.0	3.465 <sup>4</sup>	0.4	V <sub>CCIO</sub> – 0.4	2, 4, 8, 12, 16, "50RS" <sup>3</sup>	-2, -4, -8, -12, -16, "50RS" <sup>3</sup>

I <sub>PU</sub>	I/O Weak Pull-up Resistor Current	$0 \le V_{IN} \le 0.7 \times V_{CCIO}$	-30	_	-150	μА
I <sub>PD</sub>	I/O Weak Pull-down Resistor Current	V <sub>IL</sub> (max) ≤ V <sub>IN</sub> ≤ V <sub>CCIO</sub>	30	_	150	μА

# 2.3 内部 Pull up/down の抵抗値 (5/7)

・実際の計算例 LVCOMS33 の場合(MachXO5-NX)



内部 Pull-Up 抵抗 R\_PU は流れる電流 IPU と電圧降下V\_deltaを考慮して計算。

Ipuが最大になるのはV_deltaが最大の時、即ちVIN=0Vのとき								
	VIN	V_delta	Ipu(uA)	$R_{pu}(K\Omega)$				
LVCMOS33_max	0	3.465	150	23.1				
LVCMOS33_min	0	3.135	150	20.9				
lpuが最少になるのは	$VIN=0.7xV_{CCIC}$	)						
	VIN	V_delta	lpu(uA)	$R_{pu}(K\Omega)$				
LVCMOS33_max	2.425	1.039	30	34.65				
LVCMOS33_min	2.194	0.940	30	31.35				

従って、LVCMOS33では内部Pull-Upが有効になっているとき、外部処理で論理レベルを反対のレベルにする場合、 R\_pu = 20.9K $\Omega$ とVIL(MAX) = 0.8Vを考慮すると外部Pull Down=7.16K $\Omega$ 以下とする。

#### Recommended Operating Conditionより抜粋

· •				_
V <sub>CCIO</sub> = 3.3 V, Bank 0, Bank 1, Bank 2, Bank 3, Bank 4, Bank 7, Bank 8, Bank 9	3.135	3.30	3.465	V

#### sysI/O Single-Ended DC Electrical Characteristicsより抜粋

#### 3.12. sysI/O Single-Ended DC Electrical Characteristics<sup>3</sup>


Table 3.15. sysI/O DC Electrical Characteristics – Wide Range I/O (Over Recommended Operating Conditions)

Input/Output Standard	V <sub>IL</sub> <sup>1</sup>		V <sub>IH</sub> <sup>1</sup>		V <sub>OL</sub> Max (V)	V <sub>OH</sub> Min <sup>2</sup> (V)	I <sub>OL</sub> (mA)	I <sub>OH</sub> (mA)	
input/Output Standard	Min (V)	Max (V)	Min (V)	Max (V)	V <sub>OL</sub> IVIAX (V)	VOH WITH (V)	I <sub>OL</sub> (MA)	IOH(INA)	
LVTTL33	_	0.8	2.0	3.465⁵	0.4	V <sub>CCIO</sub> - 0.4	4, 8, 12, "50RS" <sup>3</sup>	-4, -8, -12, "50RS" <sup>3</sup>	
LVCMOS33	_	0.8	2.0	3.4655	0.4	2.4	2	-2	
	_	0.8	2.0	3.465 <sup>5</sup>	0.49	V <sub>CCIO</sub> - 0.58	16	-16	

	· ·	t and the second				
I <sub>PU</sub>	I/O Weak Pull-up Resistor Current	$0 \le V_{IN} \le 0.7 \times V_{CCIO}$	-30	_	-150	μА
I <sub>PD</sub>	I/O Weak Pull-down Resistor Current	$V_{IL}$ (max) $\leq V_{IN} \leq V_{CCIO}$	30	_	150	μА

## 2.3 内部 Pull up/down の抵抗値 (6/7)

・実際の計算例 LVCOMS33 の場合(MachXO5-NX)



内部 Pull-Up 抵抗 R\_PD は流れる電流 IPD と電圧降下V\_deltaを考慮して計算。

Ipdが最大になるのはV_deltaが最大の時、即ちVIN=V <sub>CCIO</sub> のとき					
	VIN	V_delta	lpd(uA)	$R_{pd}(K\Omega)$	
LVCMOS33_max	3.465	3.465	150	23.1	
LVCMOS33_min	3.135	3.135	150	20.9	
Ipdが最少になるのはVIN=VIL(Max)の際					
	VIN	V_delta	lpd(uA)	$R_{pd}(K\Omega)$	
LVCMOS33_max	0.8	2.665	30	26.666	
LVCMOS33_min	0.8	2.335	30	26.666	

従って、LVCMOS33では内部Pull-Downが有効になっているとき、外部処理で論理レベルを反対のレベルにする場合、 R\_pd = 20.9K $\Omega$ と、VIH(MIN) = 2.0Vを考慮すると 外部Pull Up=11.86K $\Omega$ 以下とする。

#### Recommended Operating Conditionより抜粋

1	•				
	V <sub>CCIO</sub> = 3.3 V, Bank 0, Bank 1, Bank 2, Bank 3, Bank 4, Bank 7, Bank 8, Bank 9	3.135	3.30	3.465	V

#### sysI/O Single-Ended DC Electrical Characteristicsより抜粋 3.12. sysI/O Single-Ended DC Electrical Characteristics³

#### Table 3.15. sysI/O DC Electrical Characteristics – Wide Range I/O (Over Recommended Operating Conditions)

Innut/Outnut Standard	V <sub>IL</sub> 1		V <sub>IH</sub> <sup>1</sup>		V <sub>OL</sub> Max (V)	V <sub>OH</sub> Min² (V)	I <sub>OI</sub> (mA)	1 ( 0)
Input/Output Standard	Min (V)	Max (V)	Min (V)	Max (V)	V <sub>OL</sub> IVIAX (V)	V <sub>OH</sub> IVIII- (V)	I <sub>OL</sub> (mA)	I <sub>OH</sub> (mA)
LVTTL33	_	0.8	2.0	3.465⁵	0.4	V <sub>CCIO</sub> - 0.4	4, 8, 12, "50RS" <sup>3</sup>	-4, -8, -12, "50RS" <sup>3</sup>
LVCMOS33	_	0.8	2.0	3.465 <sup>5</sup>	0.4	2.4	2	-2
	_	0.8	2.0	3.4655	0.49	V <sub>CCIO</sub> – 0.58	16	-16

I <sub>PU</sub>	I/O Weak Pull-up Resistor Current	$0 \le V_{IN} \le 0.7 \times V_{CCIO}$	-30	-	-150	μА
I <sub>PD</sub>	I/O Weak Pull-down Resistor Current	V <sub>IL</sub> (max) ≤ V <sub>IN</sub> ≤ V <sub>CCIO</sub>	30	_	150	μА

## 2.3 内部 Pull up/down の抵抗値 (7/7)

下表は前ページの計算式に従い、それぞれの電圧で計算した結果。

	内部プルアップ		内部プルダウン		
	MIN	MAX	MIN	MAX	
LVCMOS33(V <sub>CCIO</sub> =3.3V)	20.9ΚΩ	34.65ΚΩ	20.9ΚΩ	26.666ΚΩ	
LVCMOS25(V <sub>CCIO</sub> =2.5V)	15.83ΚΩ	26.25ΚΩ	15.83ΚΩ	23.333ΚΩ	
LVCMOS18(V <sub>CCIO</sub> =1.8V)	11.4ΚΩ	18.9ΚΩ	11.4ΚΩ	19.95ΚΩ	

従って、内部端子処理の論理レベルと反対のレベルにする必要がある場合は、以下の値を推奨 (LVCMOS, LVTTL など)。

	外部プルアップ推奨値	外部プルダウン推奨値
LVCMOS33(V <sub>CCIO</sub> =3.3V)	11.86ΚΩ以下	7.16ΚΩ以下
LVCMOS25(V <sub>CCIO</sub> =2.5V)	6.28KΩ以下	6.61ΚΩ以下
LVCMOS18(V <sub>CCIO</sub> =1.8V)	3.13ΚΩ以下	3.13ΚΩ以下

内部処理が無い専用ピンにつける外部処理の抵抗値としては3.13kΩ以下を推奨。 或いはフェイルセーフ的な観点や設計要件によって、内部端子処理と同じレベルで外部端子処理を行う場合も同様。

## 2.4 電源起動時のI/Oの挙動に関して

■本項は、Lattice 社の以下の資料より抜粋した情報です。 なお、Lattice 社の英文資料の情報を正とします。

sysCONFIG Port Timing Specifications より抜粋

Certus-NX Certus-NX Family Data Sheet	FPGA-DS-02078-1.9	January 2024
CertusPro-NX CertusPro-NX Family Data Sheet	FPGA-DS-02086-1.8	February 2024
CrossLink-NX CrossLink-NX Family Data Sheet	FPGA-DS-02049-2.0	October 2023
MachXO5-NX MachXO5-NX Family Data Sheet	FPGA-DS-02102-1.5	October 2023

© Macnica, Inc.

## 2.4 電源起動時のI/Oの挙動に関して (1/6)

専用ピンの状態変化を記しています。

専用ピンは、専用ピンとしてのみ使用する事を強く推奨。

TCK,TMS,TDI,TDO,JTAG\_N,PROGRAMN,INITN,DONEは外に配線を出しておく事を推奨。

デバッグを考慮した基板設計を推奨。

Power ON

コンフィギュ関連ピンは専用ピンとしてご使用頂く事を強く推奨。MCLKを汎用ピンとして使用する場合は、ワイヤードOR接続を推奨。


Power on Reset解除(各雷圧の詳細は14ページ参昭)

00,1			
ux			
Pin Name	Power up (Default State)	Initialization & Configuration	Wake up & User Mode
汎用IO	Hi-z and internal pull down	Hi-z and internal pull down	開発ツールで設定している状態
JTAG_ENABLE	Hi-z and internal pull down	Hi-z and internal pull down	Hi-z and internal pull down
PROGRAMN	Hi-z and internal pull up	Hi-z and internal pull up 36ページ参照	Hi-z and internal pull up 36ページ参照
INITN	Hi-z and internal pull up	Hi-z and internal pull up 37~38ページ参照	Hi-z and internal pull up 37~38ページ参照
DONE	Hi-z and internal pull up	Hi-z and internal pull up 39ページ参照	Hi-z and internal pull up 39ページ参照
MCLK	Hi-z and internal pull Down	Hi-z and internal pull Down	Hi-z and internal pull Down
MCSN	Hi-z and internal pull up	Hi-z and internal pull up	Hi-z and internal pull up
MOSI/MD0	Hi-z and internal pull up	Hi-z and internal pull up	Hi-z and internal pull up
MISO/MD1	Hi-z and internal pull up	Hi-z and internal pull up	Hi-z and internal pull up
MD2	Hi-z and internal pull up	Hi-z and internal pull up	Hi-z and internal pull up
MD3	Hi-z and internal pull up	Hi-z and internal pull up	Hi-z and internal pull up
CSNO/SDO	Hi-z and internal pull up	Hi-z and internal pull up	Hi-z and internal pull up



Configuration完了

## 2.4 電源起動時のI/Oの挙動に関して (2/6)



Data Sheet sysCONFIG Port Timing Specifications より抜粋

sysCONFIG User Guide for Nexus Platform FPGA-TN-02099-2.9 February 2024



## 2.4 電源起動時のI/Oの挙動に関して (3/6)

#### **PROGRAMN**

PROGRAMNは、FPGA のコンフィギュレーションに使用される入力端子。 アサートにより、デバイスのプログラミングフローを制御。 Low アクティブで、内部にWeak プルアップがある。 Low アサートされると、FPGA はユーザーモードを終了してデバイスのプログラムを開始。 前述の初期化段階でデバイスのコンフィギュレーションシーケンスを開始。

ピンをLow に保持すると、Nexus デバイスが初期化段階から抜けないようになります。PROGRAMN には最小パルス幅によって認識され る最短パルス幅アサート期間(tPROGRAMN)がある。この最小時間は『sysCONFIG User Guide for Nexus Platform 』(FPGA-TN-02099-2.9)、『 Nexusファミリ・データシート』)の「sysCONFIG Port Timing Specification 」に記載。

Certus-NX ファミリ・データシート、CertusPro-NX ファミリ・データシート、CrossLink-NX-33 およびMachXO5-NX データシートを参照。

#### PROGRAMNピンがアクティブの場合、以下の特殊なケースに注意:

- デバイスがJTAG 経由でプログラムされている場合、PROGRAMN ピンはJTAG モードのプログラミング・シーケンスが完了するまで無 視される。
- デバイスのコンフィギュレーション中にPROGRAMN ピンをトグルすると、プロセスが中断され、コンフィギュレーション・サイクル が再スタート。
- デバイスが初期化状態にある間は、PROGRAMNが立ち下がりエッジに遷移してはいけない。 コンフィギュレーションを中断、再開、失敗させないために、PROGRAMN は最低tPROGRAMN 期間アサートしなければならない。 この要件を満たさないと、デバイスが動作不能になる可能性があり、電源の再投入が必要になる。



## 2.4 電源起動時のI/Oの挙動に関して (4/6)

#### INITN

INITN ピンは双方向オープンドレイン制御ピンで、以下の機能を保有:

- 電源投入後およびPROGRAMN アサート後、またはREFRESH コマンド後にLow となり、SRAM コンフィギュレーション・メ モリが消去されることを示す。
- Low アサート時間はtINIT LOW パラメータで指定。
- tINITL 時間経過後、INITN ピンはディアサート(アクティブHi )され、Nexus デバイスがコンフィギュレーション・ビット を使用できる状態になったことを示す。
- Nexus デバイスは外部SPI フラッシュからのコンフィギュレーションデータのロードを開始。
- INITN がコンフィギュレーションビットを読み出さないようにするには、tINITL 時間が経過する前に外部エージェントが INITN をLow にアサート。
- INITN がコンフィギュレーションビットを読み出すことを防止できる。これは、複数のプログラマブルデバイスが連結され ている場合に有用。
  - 時間が最長のプログラマブルデバイスは、チェーン内の他のすべてのデバイスがデータを取得するのを、そのデバイス自身 が準備完了するまで抑えることが可能。
- INITN が提供する最後の機能は、コンフィギュレーション・データが読み出されている間のエラー通知。tINITL が経過しピ ンがHigh になると、それ以降INITN がアサートされると、Nexus デバイスがコンフィギュレーション中にエラーを検出した ことを诵知。



## 2.4 電源起動時のI/Oの挙動に関して (5/6)

#### INITN

以下の条件では、INITN がアクティブになり、初期化状態がアクティブであることを示す:

- 電源が投入された。
- PROGRAMN の立ち下がりエッジが発生。
- IEEE1532 REFRESHコマンドがスレーブ・コンフィギュレーション・ポート(JTAG またはSSPI )を使用して送信された。 INITNピンがアサートされる。

ピンがエラー状態でアサートされた場合、コンフィギュレーションのビットストリームを修正してFPGA を強制的に初期化状 態にすることでエラーをクリア可能。

初期化状態に強制的に移行させることで、エラーをクリア可能。

ビットストリームの読み出し時にエラーが検出された場合、INITN はLow になり、内部DONE ビットは設定されず、DONE ピ ンはLow のままで、デバイスはウェイクアップしない。

#### 次の場合は、デバイスのコンフィギュレーションに失敗:

- ビットストリームのCRCエラーを検出。
- 無効なコマンドエラーを検出。
- ◆ 外部フラッシュメモリからのロード時にタイムアウトエラーが発生。これは、デバイスがコンフィギュレーションモードで SPI フラッシュデバイスがプログラムされていない場合に発生する可能性あり。
- オンチップSRAM コンフィギュレーションまたは外部フラッシュメモリの終端に到達してもプログラム完了コマンドが受信 されない。



# 2.4 電源起動時のI/Oの挙動に関して (6/6)

#### DONE

DONE ピンは、FPGA がユーザーモードであることを示す双方向オープンドレインで、Weak プルアップがある。
DONE は、内部DONE ビットがアサートされた後にのみユーザーモードに移行可能。
内部DONE ビットは、FPGAのウェイクアップ状態の開始を定義。
内部DONE ビットがアサートされた後、GPIO がウェイクアップし、10us 後にDONE ピンがHigh になる。これは、DONEL

内部DONE ビットがアサートされた後、GPIO がウェイクアップし、10μs 後にDONE ピンがHigh になる。これは、DONEピ ンがHighになる前にGPIOピンの設定が適用されることを意味する。

外部エージェントがDONE ピンをLow にアサートし続けることで、FPGA のユーザーモードへの移行を無期限に停止可能。 DONE ピンをLow 駆動し続ける一般的な理由は、複数のFPGA を同時にコンフィギュレーション完了させることです。各FPGA がDONE 状態に達すると、論理動作を開始する準備が整う。最後にコンフィギュレーションされるFPGA がすべてのFPGA を一斉に起動させる。

FPGA が初期化モードに入ると、DONE ピンはINITN ピンと連動しLow に駆動される。 前述のように、この状態は、DONE ピンがアサートされるか、またはアクティブなコンフィギュレーションポートを介して IEEE 1532 REFRESH コマンドを受信した場合に発生。

DONE ピンをサンプリングすることで、FPGA がコンフィギュレーションを完了したかどうか外部デバイスが判断可能。



# 3. sysI/O BANK関連



### 3.1 sysI/O BANK関連(Certus-NX,CertusPro-NX/CrossLink-NX/MachXO5-NX,MachXO5T-NX)

■本項は、 Lattice 社の以下の資料より抜粋した情報です。 なお、Lattice 社の英文資料の情報を正とします。

sysI/O Banking Scheme より抜粋

Certus-NX

Certus-NX Family Data Sheet FPGA-DS-02078-1.9 January 2024

CertusPro-NX

February 2024 CertusPro-NX Family Data Sheet FPGA-DS-02086-1.8

CrossLink-NX

CrossLink-NX Family Data Sheet FPGA-DS-02049-2.0 October 2023

MachXO5-NX

MachXO5-NX Family Data Sheet FPGA-DS-02102-1.5 October 2023

#### 3.1.1 Certus-NX BANK構成

#### BANK 構成の概要

- Certus-NXはBANK0~7のsysI/O BANK で構成
- BANKO, 1, 2, 6, 7は1.2V~3.3VのSingle-Ended IOをサポート
- BANK3, 4, 5は, 1.0V~1.8VのStaticとDynamicのTerminationがあり、Differential IOやDDR Memory IFをサポート
- BANKO, 1, 2, 6, 7はHot Socket に対応
- BANK3, 4, 5はHot Socket に非対応

VCCIO(7)

Bank 7

Bank 1

GND

WCCIO(1)

Bank 2

GND

Bank 3

Bank 3

GND

WCCIO(2)

Bank 5

Bank 4

Bank 3

WCCIO(2)

Bank 5

GND

WCCIO(2)

Bank 5

GND

WCCIO(2)

Bank 6

Bank 7

WCCIO(2)

Bank 7

WCCIO(2)

Bank 8

Bank 9

WCCIO(2)

Bank 9

WCC

VCCIO(0)

sysI/O Banking Scheme より抜粋


Certus-NX Family Data Sheet FPGA-DS-02078-1.9 January 2024



#### 3.1.2 CertusPro-NX BANK構成

#### BANK 構成の概要

- CertusPro-NXはBANK0~7のsysI/O BANK で構成
- BANKO, 1, 2, 6, 7は1.2V~3.3VのSingle-Ended IOをサポート
- BANK3, 4, 5は1.0V~1.8VのStaticとDynamicのTerminationがあり、Differential IOやDDR Memory IFをサポート
- BANKO, 1, 2, 6, 7ではHot Socketに対応
- BANK3, 4, 5ではHot Socketに非対応



sysI/O Banking Scheme より抜粋

CertusPro-NX Family Data Sheet FPGA-DS-02086-1.8 February 2024

Figure 2.27. sysI/O Banking



#### 3.1.3 CrossLink-NX BANK構成

#### BANK 構成の概要

- CrossLink-NXはBANK0~7のsysI/O BANK で構成
- BANKO, 1, 2, 6, 7は1.2V~3.3VのSingle-Ended IOをサポート
- BANK3, 4, 5は, 1.0V~1.8VのStaticとDynamicのTerminationがあり、Differential IOやDDR Memory IFをサポート
- BANKO, 1, 2, 6, 7はHot Socketに対応
- BANK3, 4, 5はHot Socket非対応

VCCIO(7)

| Bank 7\* | Bank 1 | GND | VCCIO(1)

| VCCIO(6) | Bank 6\* | Bank 2\* | GND | VCCIO(2)

| Bank 5 | Bank 4 | Bank 3 | GND | G

VCCIO(0)

Bank 0

sysI/O Banking Scheme より抜粋

CrossLink-NX Family Data Sheet FPGA-DS-02049-2.0 October 2023


Figure 2.27. sysI/O Banking



#### 3.1.4 Mach XO5-NX BANK構成

#### BANK 構成の概要

- Mach XO5-NXはBANK0~7のsysI/O BANK で構成
- BANKO, 2, 3, 4, 7, 8, 9は1.0V~3.3VのSingle-Ended IOをサポート
- BANK1は3.3VのSingle-Ended IOのみサポート
- BANK5, 6は 1.0V~1.8V StaticとDynamicのTerminationがあり、Differential IOやDDR Memory IFをサポート
- BANKO, 2, 3, 4, 7, 8, 9はHot Socket に対応
- BANK5, 6はHot Socket非対応



sysI/O Banking Scheme より抜粋

MachXO5-NX Family Data Sheet FPGA-DS-02102-1.5 October 2023

Figure 2.31. sysl/O Banking of MachXO5-NX-25 Devices



■各I/O Standard と対応BANK まとめ(Certus-NX, CertusPro-NX, CrossLink-NX)

Standard	Support Banks	V <sub>CCIO</sub> (Input)	V <sub>CCIO</sub> (Output)	
Standard	Support banks	Тур.	Тур.	
Single-Ended				
LVCMOS33	0, 1, 2, 6, 7	3.3	3.3	
LVTTL33	0, 1, 2, 6, 7	3.3	3.3	
LVCMOS25 <sup>1, 2</sup>	0, 1, 2, 6, 7	2.5, 3.3	2.5	
LVCMOS18 <sup>1, 2</sup>	0, 1, 2, 6, 7	1.2, 1.5, 1.8, 2.5, 3.3	1.8	
LVCMOS18H	3, 4, 5	1.8	1.8	
LVCMOS15 <sup>1, 2</sup>	0, 1, 2, 6, 7	1.2, 1.5, 1.8, 2.5, 3.3	1.5	
LVCMOS15H <sup>1</sup>	3, 4, 5	1.5, 1.8	1.5	
LVCMOS12 <sup>1, 2</sup>	0, 1, 2, 6, 7	1.2, 1.5, 1.8, 2.5, 3.3	1.2	
LVCMOS12H <sup>1</sup>	3, 4, 5	1.2, 1.35 <sup>6</sup> , 1.5, 1.8	1.2	
LVCMOS10 <sup>1</sup>	0, 1, 2, 6, 7	1.2, 1.5, 1.8, 2.5, 3.3	_	
LVCMOS10H <sup>1</sup>	3, 4, 5	1.0, 1.2, 1.35 <sup>6</sup> , 1.5, 1.8	1.0	
LVCMOS10R <sup>1</sup>	3, 4, 5	1.0, 1.2, 1.35 <sup>6</sup> , 1.5, 1.8	<del></del>	
SSTL135_I, SSTL135_II <sup>3</sup>	3, 4, 5	1.356	1.35	
SSTL15_I, SSTL15_II <sup>3</sup>	3, 4, 5	1.57	1.5 <sup>7</sup>	
HSTL15_I <sup>3</sup>	3, 4, 5	1.5 <sup>7</sup>	1.5 <sup>7</sup>	
HSUL12 <sup>3</sup>	3, 4, 5	1.2	1.2	

Data Sheet Supported sysI/O Standards より抜粋



■各I/O Standard と対応BANK まとめ(Certus-NX, CertusPro-NX, CrossLink-NX)

Standard	Support Banks	V <sub>CCIO</sub> (Input) Typ.	V <sub>CCIO</sub> (Output)
Differential		Τуρ.	Тур.
LVDS	3, 4, 5	1.2, 1.35, 1.5, 1.8	1.8
LVDSE <sup>5</sup>	0, 1, 2, 6, 7	_	2.5
subLVDS	3, 4, 5	1.2, 1.35, 1.5, 1.8	_
subLVDSE <sup>5</sup>	0, 1, 2, 6, 7	_	1.8
subLVDSEH <sup>5</sup>	3, 4, 5	_	1.8
SLVS	3, 4, 5	1.0, 1.2, 1.35 <sup>6</sup> , 1.5, 1.8 <sup>4</sup>	1.2, 1.35 <sup>6</sup> , 1.5, 1.8 <sup>4</sup>
LVCMOS33D <sup>5</sup>	0, 1, 2, 6, 7	_	3.3
LVTTL33D⁵	0, 1, 2, 6, 7	_	3.3
LVCMOS25D <sup>5</sup>	0, 1, 2, 6, 7	_	2.5
SSTL135D_I, SSTL135D_II <sup>5</sup>	3, 4, 5	_	1.35 <sup>6</sup>
SSTL15D_I, SSTL15D_II <sup>5</sup>	3, 4, 5	_	1.5
HSTL15D_I <sup>5</sup>	3, 4, 5	_	1.5
HSUL12D⁵	3, 4, 5		1.2

Data Sheet Supported sysl/O Standards より抜粋



■各I/O Standard と対応BANK まとめ(Certus-NX, CertusPro-NX, CrossLink-NX)

#### 備考

- 1.シングルエンド入力は、標準と異なるVCCIO を持つI/O Bankに混在する可能性がある。 これは、これらの入力規格の一部が入力バッファの電源として内部電源電圧源(VCC、VCCAUX)を使用し、VCCIO 電圧に依存しないため。詳細は、Certus-NX High-Speed I/O Interface (FPGA-TN-02216)参照。 以下に簡単なガイドラインを示す:
- a. I/O のWeak プルアップはオフに設定。
- b. Bank3, 4およびBank5のI/O はこのBank のクランプダイオードにより、VCCIO がI/O Standard より高いBank にのみ混在可能。Bank0, 1, 2、Bank6, 7にこの制限はない。
- c. LVCMOS25 はBankO, 1, 2、Bank6, 7の入力バッファにVCCIO 電源を使用。
  VCCIO =VIH とVIL の要件を満たすためにVCCIO = 3.3V でサポートできるが、VCCIO に流れる電流が増加。
  電源電圧3.3V を使用する場合、ヒステリシスを無効にする必要あり。
- d. LVCMOS15 はBank3, 4, 5 の入力バッファにVCCIO 電源を使用。
  VIH とVIL の要件を満たすためにVCCIO = 1.8V でサポートできるが、VCCIO に流れる電流が増加。
- 2.シングルエンドLVCMOS 入力は、Weak プルアップが使用されない限り、異なるVCCIO のI/O Bankに混在可能。 Bank VCCIO の混在I/O に関する詳細は、Certus-NX High-Speed I/O Interface (FPGA-TN-02216) 参照。
- 3.これらの入力は、 Bank3, 4, 5 で差動入力コンパレータを使用。差動入力コンパレータはVCCAUXH 電源を使用。これらの入力には、Bank 内の基準電圧を供給するVREF ピンが必要。 詳細はCertus-NX High-Speed I/O Interface (FPGA-TN-02216) 参照。
- 4. すべての差動入力は、Bank3, 4 およびBank5で差動入力コンパレータを使用。 差動入力コンパレータは、VCCAUXH 電源を使用。 Bank0, 1, 2、Bank6, 7では、差動入力信号は未サポート。



■各I/O Standard と対応BANK まとめ(Certus-NX, CertusPro-NX, CrossLink-NX)

#### 備考

- 5.これらの出力は、シングルエンド出力ドライバで差動出力ペアをエミュレートしており、真の出力と補数の出力は、対応する真の出力と補数の出力ペアピンのそれぞれを駆動する。 コモンモード電圧VCM は½ \* VCCIO である。 詳細は『Certus-NX High-Speed I/O Interface』(FPGA-TN-02216) 参照。
- 6.VCCIO =1.35V は、Bank 内のDDR3L インターフェイスで使用するため、Bank3, 4, 5でのみサポート。 これらの入出力規格は、VCCIO = 1.35V で同一Bank に収めることが可能。
- 7.LVCMOS15 入力はVCCIO の電源電圧を使用。
  VCCIO が1.8V の場合、LVCMOS15のDC レベルは満たされるが、入力バッファ電流が増加する可能性がある。



■各I/O Standard と対応BANK まとめ(MachXO5-NX)

Standard	Support Panks	V <sub>CCIO</sub> (Input)	V <sub>CCIO</sub> (Output)	
Standard	Support Banks	Тур.	Тур.	
Single-Ended				
LVCMOS33	0, 1, 2, 3, 4, 7, 8, 9	3.3	3.3	
LVTTL33	0, 1, 2, 3, 4, 7, 8, 9	3.3	3.3	
LVCMOS25 <sup>1, 2</sup>	0, 2, 3, 4, 7, 8, 9	2.5, 3.3	2.5	
LVCMOS18 <sup>1, 2</sup>	0, 2, 3, 4, 7, 8, 9	1.2, 1.5, 1.8, 2.5, 3.3	1.8	
LVCMOS18H	5, 6	1.8	1.8	
LVCMOS15 <sup>1, 2</sup>	0, 2, 3, 4, 7, 8, 9	1.2, 1.5, 1.8, 2.5, 3.3	1.5	
LVCMOS15H <sup>1</sup>	5, 6	1.5, 1.8	1.5	
LVCMOS12 <sup>1, 2</sup>	0, 2, 3, 4, 7, 8, 9	1.2, 1.5, 1.8, 2.5, 3.3	1.2	
LVCMOS12H <sup>1</sup>	5, 6	1.2, 1.35 <sup>7</sup> , 1.5, 1.8	1.2	
LVCMOS10 <sup>1</sup>	0, 2, 3, 4, 7, 8, 9	1.2, 1.5, 1.8, 2.5, 3.3	<del>_</del>	
LVCMOS10H <sup>1</sup>	5, 6	1.0, 1.2, 1.35 <sup>7</sup> , 1.5, 1.8	1.0	
LVCMOS10R <sup>1</sup>	5, 6	1.0, 1.2, 1.35 <sup>7</sup> , 1.5, 1.8	_	
SSTL135_I, SSTL135_II <sup>3</sup>	5, 6	1.35 <sup>7</sup>	1.35	
SSTL15_I, SSTL15_II <sup>3</sup>	5, 6	1.5 <sup>8</sup>	1.5 <sup>8</sup>	
HSTL15_I <sup>3</sup>	5, 6	1.5 <sup>8</sup>	1.58	
HSUL12 <sup>3</sup>	5, 6	1.2	1.2	
MIPI D-PHY LP Input <sup>6</sup>	5, 6	1.2	1.2	

Supported sysl/O Standards より抜粋 Data Sheet



■各I/O Standard と対応BANK まとめ(MachXO5-NX)

Standard	Support Banks	V <sub>CCIO</sub> (Input) Typ.	V <sub>CCIO</sub> (Output) Typ.		
Differential		1 yp.	Typ.		
LVDS	5, 6	1.2, 1.35, 1.5, 1.8	1.8		
LVDSE <sup>5</sup>	0, 2, 3, 4, 7, 8, 9	_	2.5		
SubLVDS	5, 6	1.2, 1.35, 1.5, 1.8	_		
SubLVDSE <sup>5</sup>	0, 2, 3, 4, 7, 8, 9	_	1.8		
SubLVDSEH <sup>5</sup>	5, 6	_	1.8		
SLVS <sup>6</sup>	5, 6	1.0, 1.2, 1.35 <sup>7</sup> , 1.5, 1.8 <sup>4</sup>	1.2, 1.35 <sup>7</sup> , 1.5, 1.8 <sup>4</sup>		
MIPI D-PHY <sup>6</sup>	5, 6	1.2	1.2		
LVCMOS33D <sup>5</sup>	0, 1, 2, 3, 4, 7, 8, 9	_	3.3		
LVTTL33D <sup>5</sup>	0, 1, 2, 3, 4, 7, 8, 9	_	3.3		
LVCMOS25D <sup>5</sup>	0, 2, 3, 4, 7, 8, 9	_	2.5		
SSTL135D_I, SSTL135D_II <sup>5</sup>	5, 6	_	1.35 <sup>7</sup>		
SSTL15D_I, SSTL15D_II <sup>5</sup>	5, 6	_	1.5		
HSTL15D_I <sup>5</sup>	5, 6	_	1.5		

Data Sheet Supported sysl/O Standards より抜粋



■各I/O Standard と対応BANK まとめ(MachXO5-NX)

#### 備考

- 1.シングルエンド入力は、標準と異なるVCCIO を持つI/O Bank に混在する可能性がある。 これは、これらの入力規格の一部が、入力バッファの電源として内部電源電圧源(VCC、VCCAUX)を使用し、VCCIO 電圧に依存しな いため。詳細は、sysl/O User Guide for Nexus Platform(FPGA-TN-02067)参照。 以下に簡単なガイドラインを示す:
- a. I/O のWeak プルアップはOFF に設定。
- b. Bank5, 6のI/Oは、これらのBank のクランプダイオードにより、VCCIO がI/O Standard より高いBank にのみ混在可能。 Bank0, 1, 2、3, 4、Bank7, 8, 9にこの制限はない。
- c. LVCMOS25 はBank0, 1, 2, 3, 4、Bank7, 8, 9 の入力バッファにVCCIO 電源を使用。 VIH  $\angle VIL$  の要件を満たすためにVCCIO = 3.3 V でサポートできるが、VCCIO に流れる電流が増加。 電源電圧3.3V を使用する場合は、ヒステリシスを無効にする必要あり。
- d. LVCMOS15 はBank5, 6 の入力バッファにVCCIO 電源を使用。 VIH とVIL の要件を満たすために VCCIO = 1.8V でサポートできるが、VCCIO に流れる電流が増加。
- 2.シングルエンドLVCMOS 入力は、Weak プルアップが使用されない限り、異なるVCCIO のI/O Bank に混在可能。 Bank VCCIO の混在I/O に関する詳細は、sysI/O User Guide for Nexus Platform (FPGA-TN-02067) 参照。
- 3.これらの入力は、Bank5,6で差動入力コンパレータを使用。差動入力コンパレータはVCCAUXH電源を使用。 これらの入力には、Bank 内の基準電圧を供給するVREF ピンが必要。 詳細は、sysl/O User Guide for Nexus Platform (FPGA-TN-02067)参照。
- 4.すべての差動入力はBank5,6で差動入力コンパレータを使用。差動入力コンパレータはVCCAUXH電源を使用。 Bank0, 1, 2, 3, 4、Bank7, 8, 9 では差動入力信号は未サポート。



■各I/O Standard と対応BANK まとめ(MachXO5-NX)

#### 備考

- 5.これらの出力は、シングルエンド出力ドライバで差動出力ペアをエミュレートしており、真の出力と補数の出力は、対応する真の出力と 補数の出力ペアピンのそれぞれを駆動。 コモンモード電圧VCM は、1/2 × VCCIO である。
  - 詳細は、sysl/O User Guide for Nexus Platform (FPGA-TN-02067)参照。
- 6.sysl/O を使用するソフトMIPI D-PHY HS は、SLVS で示されるVCCIO 電圧のBank に配置可能なSLVS 入出力でサポート。 HS およびLP モードをサポートするD-PHY は、VCCIO電圧=1.2V のBank に配置する必要がある。 sysI/O を使用するソフトMIPI D-PHY LP 入出力は、LVCMOS12でサポート。
- 7.VCCIO = 1.35V は、Bank 内のDDR3L インターフェイスで使用するため、Bank5, 6でのみサポート。 これらの入出力規格は、VCCIO = 1.35Vで同じBank に収めることが可能。
- 8.LVCMOS15 入力はVCCIO の電源電圧を使用。 VCCIOが1.8Vの場合、LVCMOS15のDCレベルは満たされるが、入力バッファ電流が増加する可能性がある。



- ■各VCCIO 電圧と入力可能なI/O Standard まとめ
  - VCC, VCCAUX, VCCIOの3電源を用いることにより各Bank は以下の通りMixed Voltageに対応。


Wide Range	Input Buffers					
VCCIO	LVCMOS10	LVCMOS12	LVCMOS15	LVCMOS18	LVCMOS25	LVCMOS33
1.2	✓	✓	✓			
1.5	✓	✓	<b>\</b>	<b>&gt;</b>		
1.8	✓	✓	/	<b>&gt;</b>		
2.5	✓	<b>✓</b>	<	<b>\</b>	<b>✓</b>	
3.3	✓	<b>✓</b>	/	>	✓	<b>&gt;</b>
High Performance Input Buffers						
VCCIO	LVCMOS10H	LVCMOS12H	LVCMOS15H	LVCMOS18H		
1.0	✓					
1.2	✓	✓				
1.5	/	/	/			
1.8	✓	✓	/	<b>✓</b>		



- ■各VCCIO 電圧と入力可能なI/O Standard まとめ
  - 外部の2.5V~1.2V IO の信号を受信する場合は、外部にてレベル変換ICを通して3.3Vレベルに変換した後に受信す る事を強く推奨。
  - 例として挙げると、外部の1.8V IO の信号をNX にて3.3V IO Bank にて受信するには、外部にてレベル変換ICで、 1.8V→3.3V に信号レベルを変換した後に受信。
  - 設計ツールLattice Radiant ソフトウェアにて入力設定を行わない限り、正常にMixed Voltage Modeの入力を受信で きない。




- ■Lattice Radiant ソフトウェアにて入力設定を行う方法
  - 変更前






- ■Lattice Radiant ソフトウェアにて入力設定を行う方法
  - 変更方法: Device Constraint Editor => IO TYPE を選択、受信したい信号の電圧に設定。
  - 下図ではLVCMOS18 → Save → RUN ALL





- ■Lattice Radiant ソフトウェアにて入力設定を行う方法
  - 変更後: IO TYPE を1.8V に変更することで、1.8V の信号を受信できるポートに割り付け可能。





# 4. 差動信号関連

#### 4.1 差動信号関連

■本項は、Lattice 社の以下の資料より抜粋した情報です。 なお、Lattice 社の英文資料の情報を正とします。

sysI/O Differential DC Electrical Characteristics より抜粋

Certus-NX Certus-NX Family Data Sheet	FPGA-DS-02078-1.9	January 2024
CertusPro-NX CertusPro-NX Family Data Sheet	FPGA-DS-02086-1.8	February 2024
CrossLink-NX Family Data Sheet	FPGA-DS-02049-2.0	October 2023

MachXO5-NX

MachXO5-NX Family Data Sheet FPGA-DS-02102-1.5 October 2023

#### **4.2 LVDSの注意事項**

LVDS サポートBank: Bank3, 4, 5で使用可能(Certus-NX, CertusPro-NX, CrossLink-NX)

: Bank5, 6で使用可能(MachXO5-NX)

#### ■LVDS入力の注意事項

- LVDS の入力バッファはV<sub>CCAUX</sub> = 1.8V によって動作(LVDS 入力電圧は関連するBankの VCCIO 電圧を超えることはできない)
- 全ての差動ペア間にプログラマブル(ON/OFF 可能)な100Ω入力終端を内蔵

#### ■LVDS出力の注意事項

- LVDS の出力バッファはV<sub>CCIO</sub> = 1.8V によって動作(**該当Bank に供給すべき電圧は必然的に1.8Vになるため注意**)
- TRUE LVDS 出力を使用する場合は外付け抵抗は不要

#### ■LVDS入出力の共通の注意事項

- 使用するIO は必ず差動ペアを選択(T 側がTrue、C 側がComplementary) ex) "True OF PL3B"と"Comp OF PL3A"がペア
- 差動LVDS 入力として扱った場合、内部Pull-up が有効にならないため転送用ケーブルが外れるようなアプリケーションの場合には Floating 防止のため外部での処理が必要。フェイルセーフ保護として $V_{THD}$  がデバイス内に設けられているが、 V<sub>THD</sub> を超えるような差動ノイズを拾うとレシーバはスイッチングや発信など、デバイス内で問題を引き起こす可能性がある。

Data Sheet sysI/O Differential DC Electrical Characteristics より抜粋



### 4.2.1 LVDS


パラメータ	説明	テスト条件	Min	Тур	Max	単位
VINP, VINM	入力電圧	_	0	_	1.60	V
VICM	入力コモンモード電圧	2つの入力の合計の半分	0.05		1.55	V
VTHD	差動入力スレッショルド	2つの入力の差	±100(注1)	_	_	mV
IIN	入力電流	電源オンまたは電源オフ時	_	_	±10	μΑ
VOH	VOPまたはVOMの出力H電   圧	RT = 100 Ω	_	1.425	1.60	V
VOL	VOPまたはVOMの出力L電   圧	RT = 100 Ω	0.9 V	1.075	_	V
VOD	差動出力電圧	(VOP - VOM), RT = 100 Ω	250	350	450	mV
DVOD	HとLの間のVODの変化	_	_		50	mV
VOCM	出力コモンモード電圧	$(VOP + VOM)/2$ , RT = 100 $\Omega$	1.125	1.25	1.375	V
DVOCM	VOCMの変化、 VOCM(MAX)-VOCM(MIN)	_	_	_	50	mV
ISAB	出力短絡電流	VOD = 0 V ドライバ出力を短絡	_		12	mA
DVOS	HとL間のVOSの変化	_	_	_	50	mV

注1 振幅差100mV以上が必要



#### 4.2.1 LVDS

VINP, VINM, VICM, VTHD, IIN は入力仕様 VOH, VOL, VOD, ΔVOD, VOCM, DVOCM, ISAB, DVOS は出力仕様





## 4.2.2 LVDS25E (Output Only)の注意事項

LVDS25E サポートBank: Bank 0,1,2,6,7で使用可能(Certus-NX, CertusPro-NX, CrossLink-NX)

: Bank 0,2,3,4,7,8,9で使用可能(MachXO5-NX)

- ■LVDS Emulate (LVDSE) 出力の注意事項
  - LVDSE は出力のみサポートされ、基板上に外付け抵抗を設けることで疑似的にLVDS 出力を行うことが可能

  - 使用するIO は必ず差動ペアを選択(T 側がTrue、C 側がComplementary)
    - ex) "True OF PB26B"と"Comp OF PB26A"がペア
  - AC スペックについては、データシート参照




Figure 3.2. LVDS25E Output Termination Example

Data Sheet LVDS25E (Output Only) より抜粋



## 4.2.3 SubLVDS (Input Only)の注意事項

SubLVDSE サポートBank : Bank3,4,5で使用可能(Certus-NX, CertusPro-NX, CrossLink-NX) : Bank5,6で使用可能(MachXO5-NX)

#### ■SubLVDS 入力の注意事項

- SubLVDS の入力バッファは V<sub>CCAUX</sub> = 1.8V によって動作
- 全ての差動ペア間にプログラマブル(ON/OFF 可能)な100Ω入力終端を内蔵
- ACスペックについては、データシート参照




Figure 3.3. SubLVDS Input Interface

**macnica** 

Data Sheet SubLVDS (Input Only) より抜粋

# 4.2.4 SubLVDSE/SubLVDSEH (Output Only)の注意事項

SubLVDSEサポートBank: Bank0,1,2,6,7で使用可能(Certus-NX, CertusPro-NX, CrossLink-NX)

: Bank0,2,3,4,7,8,9で使用可能(MachXO5-NX)

SubLVDSEH サポートBank: Bank3,4,5で使用可能(Certus-NX, CertusPro-NX, CrossLink-NX)

: Bank5,6で使用可能(MachXO5-NX)

#### ■SubLVDSE/SubLVDSEH 出力の注意事項

- SubLVDSE/SubLVDSEHの入力バッファは V<sub>CCAUX</sub> = 1.8V によって動作
- 全ての差動ペア間にプログラマブル(ON/OFF 可能)な100Ω入力終端を内蔵
- 使用するIO は必ず差動ペアを選択(T側がTrue、C 側がComplementary)
  - ex) "True\_OF\_PL3B"と"Comp\_OF\_PL3A"がペア
- AC スペックについては、データシート参照




Figure 3.4. SubLVDS Output Interface

Data Sheet SubLVDSE/SubLVDSEH (Output Only) より抜粋



#### 4.2.5 SLVS の注意事項

LSLVSサポートBank: Bank3,4,5で使用可能(Certus-NX, CertusPro-NX, CrossLink-NX)

: Bank5,6で使用可能(MachXO5-NX)

#### ■SLVS 入出力の注意事項

- SLVS の入力バッファは V<sub>CCAUX</sub> = 1.8V によって動作する
- 全ての差動ペア間にプログラマブル(ON/OFF 可能)な100Ω入力終端を内蔵
- AC スペックは、データシート参照




Figure 3.5. SLVS Interface

Data Sheet SLVS より抜粋

# 5. コンフィギュレーション関連



### 5.1 コンフィギュレーション

■本項は、Lattice 社の以下の資料より抜粋した情報です。 なお、Lattice 社の英文資料の情報を正とします。

Certus-NX

Certus-NX Family Data Sheet FPGA-DS-02078-1.9 January 2024

CertusPro-NX

CertusPro-NX Family Data Sheet FPGA-DS-02086-1.8 February 2024

CrossLink-NX

CrossLink-NX Family Data Sheet FPGA-DS-02049-2.0 October 2023

MachXO5-NX

MachXO5-NX Family Data Sheet FPGA-DS-02102-1.5 October 2023

sysCONFIG User Guide for Nexus Platform FPGA-TN-02099-2.8 January 2024

### 5.2 コンフィギュレーションモード概要

#### ■ Master SPI Modes

- SPI Flash Memoryと直接接続し、コンフィギュレーションを実施
- メモリとのデータバスは、Serial/Dual/Quadの3つから選択可能で、最大150MHzの速度に対応可能 複数のコンフィギュレーションデータをSPI Flash に格納し、ブートする方法は以下の3種類
- Dual boot / Multi boot / Ping-Pong boot

#### ■ Slave SPI Mode

- CPU 等からSPI 経由で接続し、コマンドによりコンフィギュレーションを実施
- データバスは、Serial/Dual/Quadの3つから選択可能で、最大150MHzの速度に対応可能

#### ■ Slave I2C/I3C Mode

CPU 等からI2C/I3C 経由で接続し、コマンドによりコンフィギュレーションを実施

#### **■ JTAG Mode**

JTAG ポートを介してコンフィギュレーションを実施

# 5.3 コンフィギュレーション注意事項

- ① デバック用にJTAG インターフェースを設けておくことを推奨
- ② JTAG インターフェース未使用を選択した場合(JTAG\_PORT=DISABLE)、JTAGEN ピンは0Ω抵抗をGND に配置し、かつプルアップ抵抗を実装出来るようにしておき、万が一の時はJTAG ポートをコンフィギュ に使用できるようにしておくことを推奨
- ③ ・PROGRAMN,INITN,DONE ピンを有効にすることを推奨
  - ・VccioO(と同タイミングで立ち上がる電源)に2.2k $\Omega$  4.7k $\Omega$ でプルアップ接続
- ④ ・PROGRAMN ピンは再コンフィギュレーション時にトグルする以外の目的には使用しない
  - ・電源立ち上がり後トグルする場合、コンフィギュレーション完了を示すDONEがアサートされた後、 数十〜数百msec以上の十分な時間を確保
  - ・DONE がLow の状態でPROGRAMN をトグルしてはならない また、電源投入時にはPROGRAMN をLow 固定にしてはならない
  - ・電源投入時にPROGRAMN がLow に固定されているとコンフィギュレーションに失敗する可能性あり

# 5.4 コンフィギュレーションモード選択方法 1/2

各コンフィギュレーションモードの選択方法

#### ■ Master SPI

- デバイス起動後、Master SPI Portはデフォルトでenable
- ユーザーモードでMaster SPI Port を維持するには、Radiant のConstraint Editor にてMaster\_spi\_port にSERIAL,DUAL,QUADのいずれかを設定

#### ■ Slave SPI

- デバイス起動後、PROGRAMN をLow に保持し、Slave SPI port のSCSN をドライブし、Activation key(Table 6.4.) をMaster 側から入力
- アクティベート後はPROGRAMN はLow 保持でもHi へRelease も可だが、次のPROGRAMN のFalling edge でアクティベーションはリセット
- ユーザーモードでSlave SPI Port を維持するには、Radiant のConstraint Editor にてSlave\_spi\_port にSERIAL,DUAL,QUADのいずれかを設定

#### Table 6.4. Slave SPI Configuration Port Activation Key

Slave Port/ Activation Key	Slave Configuration Port Activation Key	
Slave SPI Port	Dummy Bytes*	32'HA4C6F48A

Note: The number of dummy bytes should be at least 1 only last shifted in 32 bits matters.

## 5.4 コンフィギュレーションモード選択方法 2/2

各コンフィギュレーションモードの選択方法

### ■ Slave I2C/I3C

- デバイス起動後、PROGRAMN をLow に保持し、Activation key(Table 6.8)をMaster 側からSlave address にWrite
- アクティベート後はPROGRAMN はLow 保持でもHi へRelease も可だが、次のPROGRAMN のFalling edge でアクティベーションはリセット
- ユーザーモードでSlave I2C/I3C port を維持するには、Radiant のConstraint Editor にてSlave\_i2ci3c\_portにSERIAL,DUAL,QUADのいずれか設定

#### Table 6.8. Slave SPI Configuration Port Activation Key

Slave Port/ Activation Key	Slave Configuration Port Activation Key	
Slave I <sup>2</sup> C Port	Slave I2C Port Address*	32'HA4C6F48A

<sup>\*</sup>Note: The slave I2C/I3C address could be either 7 bits or 10 bits address

#### JTAG

- JTAG 経由でのコンフィギュレーションを行う場合は、 JTAG\_ENABLE pin のHi ドライブが必要
- JTAG\_ENABLE pin がHi にドライブされた状態では、JTAG port でのコンフィギュレーションが最優先される

sysCONFIG User Guide for Nexus Platform FPGA-TN-02099-2.8 Configuration Details Configuration Modes より抜粋¥

### 5.5 各コンフィギュレーションモードにおける使用ピン

各コンフィギュレーションモード中に使用するピンと、コンフィギュ中の内部Pull状態は以下の通り 各ピンのボード上での外付けプルアップ/ダウン抵抗等の接続に関しては、後述の回路例を確認

ピン名	コンフィギュ中	コンフィギュレーションモード				
	内部Pull状態	JTAG	MSPI	SSPI	12C/13C	
JTAG_EN	DOWN	1'b1	1'bx	1'b0	1'b0	
PROGRAMN	UP	1'b0	1'b1	1'b0	1'b0	
INITN	UP		INITN			
DONE	UP		DONE			
MCLK	<b>%UP/DOWN</b>	-	MCLK	-	-	
MCSN	UP	ı	MCSN	-	-	
MOSI/MD0	UP	-	MOSI/D0	-	-	
MISO/MD1	UP	-	MISO/D1	-	-	
MD2	UP	-	D2	-	-	
MD3	UP	-	D3	-	-	
MCSNO/MSDO	UP	-	- MCSNO/MSDO -		-	
TCK/SCLK	UP	TCK	-	SCLK	-	
TMS/SCSN	UP	TMS	TMS - SCSN		-	
TDI/SI/SD0	UP	TDI	-	MOSI/D0	-	
TDO/SO/SD1	UP	TDO	-	MISO/D1	-	
SD2/SCL	UP	-	D2		SCL	
SD3/SDA	UP	-	D3		SDA	

※MCLKの内蔵プルアップ、ダウンは、コントロールレジスタの設定(CPOL)で変更可能です。 詳細はLattice社TN-02099-1-0-CrossLink-NX-sysCONFIG-Usage-Guideをご確認下さい。



2025/7/3

### 5.6 開発ツール上の設定 1/4

コンフィギュレーション関連ピンの設定や、Boot modeの選択などは、開発ツールRadiantで実施

Radiant のDevice Constraint Editor => Global タブで設定可能な項目の詳細




Figure 7.1. sysCONFIG Preferences in Global Tab, Lattice Radiant Device Constraint Editor



# 5.6 開発ツール上の設定 2/4

sysConfig	設定項目	内容
SLAVE_SPI_PORT	DISABLE (Default) SERIAL DUAL QUAD	<ul> <li>SERIAL/DUAL/QUAD に設定した場合、ユーザーモードにおいても、当該ピン (SCLK, SCSN, SI/SD0, SO/SD1, SD2, SD3) がpreserve される</li> <li>Slave SPI Modeでコンフィギュレーションを行う際は設定しておくことを推奨(当該ピンにユーザー信号を意図せずアサインしてしまうことを防ぐため)</li> </ul>
MASTER_SPI_PORT	DISABLE (Default) SERIAL DUAL QUAD	<ul> <li>SERIAL/DUAL/QUADに設定した場合、ユーザーモードにおいても、当該ピン(MCLK, MCSN, MOSI/MD0, MISO/MD1, MD2, MD3)がpreserve される</li> <li>Master SPI Mode でコンフィギュレーションを行う際は設定しておくことを推奨(当該ピンにユーザー信号を意図せずアサインしてしまうことを防ぐため)また、JTAG to SPI モードでFlash へ書込みを行う際も設定が必要</li> </ul>
SLAVE_I2CI3C_PORT	DISABLE (Default) ENABLE	<ul> <li>ENABLE に設定した場合、ユーザーモードにおいても、当該ピン(SD2/SCL, SD3/SDA)が preserve される</li> <li>Slave I2C/I3C mode でコンフィギュレーションを行う際は設定しておくことを推奨(当該ピンにユーザー信号を意図せずアサインしてしまうことを防ぐため)</li> </ul>
JTAG_PORT	DISABLE ENABLE (Default)	<ul> <li>ENABLE に設定した場合、ユーザーモードにおいても、当該ピン(TCK, TMS, TDI, TDO)が preserve される</li> <li>コンフィギュレーションモードに関わらず、基本的にENABLE に設定しておくことを推奨 (DISABLE に設定した場合であっても、JTAG_EN ピン外部プルアップすることで、JTAG ポートがDISABLE の設定であってもJTAG ポートは専用ピンとして機能する)</li> </ul>
DONE_PORT	DISABLE ENABLE (Default)	<ul> <li>ENABLE に設定した場合、ユーザーモードにおいても、DONE ピンがpreserve される</li> <li>DONE ピンはコンフィギュレーション完了を通知する信号のため、ENABLE に設定しておくことを推奨</li> </ul>
INITN_PORT	DISABLE ENABLE (Default)	<ul> <li>ENABLE に設定した場合、ユーザーモードにおいても、INITN ピンがpreserve される</li> <li>INITN は、コンフィギュレーションエラーを通知したり、外部からLow 保持することでコンフィギュレーション開始タイミングを制御することができる信号のため、ENABLE に設定しておくことを推奨</li> </ul>
PROGRAMN_PORT	DISABLE ENABLE (Default)	<ul> <li>ENABLE に設定した場合、ユーザーモードにおいても、PROGRAMN ピンがpreserve される</li> <li>PROGRAMN は、ユーザーモードから再コンフィギュレーションを行うことが可能な信号で、デバッグ時に有用なため、ENABLE に設定しておくことを推奨</li> </ul>

**MACNIC** 

# 5.6 開発ツール上の設定 3/4

sysConfig	設定項目	内容
BACKGROUND_RECONFIG	OFF (Default) ON SRAM_EBR SRAM_ONLY	<ul> <li>再書き込み時に、ユーザーロジックによる動作を継続したまま、バックグラウンドで書き込む モードをTransparent アクセスモードと呼称。そのモード設定と、書き込む内容を設定 OFF…書き込み完了までユーザロジックは動作しない ON …ユーザロジックを動作させたまま、SRAM、EBR、IP の書き込み可能 SRAM_EBR…ユーザロジックを動作させたまま、SRAM、EBR の書き込み可能 SRAM_ONLY…ユーザロジックを動作させたまま、SRAM の書き込み可能</li> </ul>
DONE_EX	OFF (Default) ON	<ul> <li>外部信号からWake up タイミングを制御するために使用</li> <li>通常、コンフィギュレーションが完了すると、デバイス内部のDone bit がHi となる OFF…Done bit がHi へ遷移後、外部制御によるDONE ピンの状態に関わらず、デバイスがWake up ON…Done bit がHi へ遷移後、外部制御によってDONE ピンがLow に保持されている場合はWake upせず、Hi にドライブされるとWake up なお、後述のWAKE UP を適切に設定する必要あり</li> </ul>
DONE_OD	ON (Default) OFF	・ DONE ピンをオープンドレイン出力に設定
MCLK_Frequency	3.5 (Default) 7.0/14.1/28.1/56.2/90/112.5/150	<ul><li>外付けSPI Flash からコンフィギュする場合のクロック周波数を設定</li><li>精度は±10%</li></ul>
TRANSFR	ON (Default) OFF	• TransFR機能の設定

sysCONFIG User Guide for Nexus Platform FPGA-TN-02099-2.8 Configuration Details Configuration Modes より抜粋



# 5.6 開発ツール上の設定 4/4

sysConfig	設定項目	内容		
CONFIG_IOVOLTAGE	2.5(Default) 1.0/1.2/1.5/1.8/2.5/3.3	• コンフィギュ関連ピンが存在するBankO, 1 の電圧を設定		
CONFIG_IOSLEW	SLOW (Default) MEDIUM FAST	コンフィギュ関連ピンのSlew Rate を設定     基板環境の違いに容易に適合することが可能		
CONFIG_SECURE	OFF (Default) ON	• ON の場合、sysCONFIG やJTAG ポートからのリードバックを防止		
WAKE UP	ENABLE_DONE_SYNC (Default) DISABLE_DONE_SYNC	起動時の同期設定     ENABLE_DONE_SYNC…外部DONE ピンと同期してデバイス起動。このオプションを選択する場合、		
COMPRESS_CONFIG	OFF (Default) ON	・ 圧縮したBitstream ファイルを生成するかどうか選択		
EARLY_IO_RELEASE	OFF (Default) ON	• Bank1,2,6,7のI/O に関してEARLY_IO_RELEASE を行うか選択		
BOOTMODE	DUAL (Default) SINGLE NONE	Dual···デュアルブートを実行 失敗した場合でもデバイスを起動させるためゴールデンブートイメージが呼び出される SINGLE···シングルブートを実行 失敗した場合、デバイスは未プログラム状態となる NONE···Master SPI でのブートではない場合に選択 Slave コンフィギュレーションポートでコンフィギュされることを待つ		

sysCONFIG User Guide for Nexus Platform FPGA-TN-02099-2.8 Configuration Details Configuration Modes



## 5.7 コンフィギュレーションフロー 1/4




Figure 5.1. Master Port Configuration Flow

### 1. Power UP

- これらの条件が満たされると、POR 回路は内部リセット・ストローブ を解放し、 デバイスが初期化プロセスを開始できるようにする
- Nexus デバイスは INITN をアクティブ・ローにアサートし、DONE をLow に駆動
- Power Up ⇒ コンフィギュレーション完了までPROGRAMN は外部Pull-up し、外部より駆動しない
- INITN とDONE ががロー・アサートされると、デバイスは初期化状態に移行し初期化プロセスを開始
  - Vcc > 0.73 V 0.83 V
  - Vccaux > 1.34 V 1.62 V
  - Vccio0 > 0.89 V 1.05 V
  - Vccio1 > 0.89 V 1.05 V




Figure 5.2. Configuration from Power-On-Reset Timing



## 5.7 コンフィギュレーションフロー 2/4




Figure 5.1. Master Port Configuration Flow

### 2. Initialization

- Power on reset 回路により、INITN とDONE がLow にドライブされた後、デバイス はInitiarization ステートに入り、全てのSRAM 領域が初期化される
- 下記条件全てが満たされるまで、初期化状態を保持
- コンフィギュレーション開始を遅らせたい場合、外部でINITN をLow に保持
  - tINIL 時間経過
  - PROGRAMN ピンがディアサート
  - INITN ピンが外部Master によりアサートされていない
- tINITLの期間、FPGA内の全てのSRAM領域がクリアされる
- 初期化が完了すると、INITN をリリースし、外付け抵抗によりHi にプルアップ




Figure 5.2. Configuration from Power-On-Reset Timing



## 5.7 コンフィギュレーションフロー 3/4




Figure 5.1. Master Port Configuration Flow

### 3 . Configuration

- 初期化が完了後、外付け抵抗によりINITN がHi になるとコンフィギュレーション開始
- その後のコンフィギュレーションにおいてエラーが発生した際はINITN は再度Low に ドライブされる




Figure 2.2. Configuration from PROGRAMN Timing




Figure 2.1. Configuration Error Notification

Common Programming and Configuration FAQs with Supplementary Concepts for CrossLink-NX, Certus-NX, and CertusPro-NX FPGA-AN-02048-1.2



# 5.7 コンフィギュレーションフロー 4/4




Figure 5.1. Master Port Configuration Flow

### 4. Wake Up

- コンフィギュレーションモードからユーザーモードへの移行ステート
- デバイスがすべてのコンフィギュレーションデータを受信すると、内部DONE status bit をアサート



### 補足 コンフィギュレーションがうまく行かない時は?

### DONE 信号の波形を測定し確認

- DONE 信号がLow のままの場合は、コンフィギュレーションにおいてエラーが発生した可能性がある
- DONE 信号がHi の場合は、正常にコンフィギュレーションは完了 = 正常に起動を完了

### INITN 信号の波形を測定し確認

• INITN 信号がLow のままの場合は、コンフィギュレーションにおいてエラーが発生した可能性がある

回路図において、コンフィギュ関連ピンの接続と、端子処理(PULL UP/PULL DOWN)を要確認また、Radiant Programmer の設定を再確認することを推奨

### PROGRAMN 信号の波形を測定し確認

• PROGRAMN 信号がLow にアサートされたままでは、コンフィギュレーションを完了し起動する事が出来ない



### 補足 コンフィギュレーションがうまく行かない時は?

併せて以下を参照

Common Programming and Configuration FAQs with Supplementary Concepts for CrossLink-NX, Certus-NX, and CertusPro-NX

FPGA-AN-02048-1.2

July 2023


**Programming Cables** 

FPGA-UG-02042-26.6

November 2023

## 5.8 コンフィギュレーション関連ピン波形(Certus-NX, CertusPro-NX, CrossLink-NX)

3. Measure using LVCMOS18, default MCLK frequency, slow slew rate.





## 5.8 コンフィギュレーション関連ピン波形(Certus-NX, CertusPro-NX, CrossLink-NX)




Figure 3.15. Slave SPI/I<sup>2</sup>C/I3C POR/REFRESH Timing



# 5.8 コンフィギュレーション関連ピン波形(MachXO5-NX)




Figure 3.14. Slave SPI/I<sup>2</sup>C/I3C POR/REFRESH Timing

© Macnica, Inc.

## 5.8 コンフィギュレーション関連ピン波形(MachXO5-NX)




Figure 3.19. JTAG Port Timing Waveforms

#### 3.29. JTAG Port Timing Specifications

Over recommended operating conditions.


**Table 3.45. JTAG Port Timing Specifications** 

Symbol	Parameter		Тур.	Max	Units
f <sub>MAX</sub>	TCK clock frequency	_	_	25	MHz
t <sub>BTCPH</sub>	TCK clock pulse width high	20	_	_	ns
t <sub>BTCPL</sub>	TCK clock pulse width low	20	_	_	ns
t <sub>BTS</sub>	TCK TAP setup time	5	_	_	ns
t <sub>BTH</sub>	TCK TAP hold time	5	_	_	ns
t <sub>BTRF</sub>	TAP controller TDO rise/fall time <sup>1</sup>	1000	_	_	mV/ns
t <sub>BTCO</sub>	TAP controller falling edge of clock to valid output		_	14	ns
t <sub>BTCODIS</sub>	TAP controller falling edge of clock to valid disable	_	_	14	ns
t <sub>BTCOEN</sub>	TAP controller falling edge of clock to valid enable	_	_	14	ns
t <sub>BTCRS</sub>	BSCAN test capture register setup time	8	_	_	ns
t <sub>BTCRH</sub>	BSCAN test capture register hold time	25	_	_	ns
t <sub>витсо</sub>	BSCAN test update register, falling edge of clock to valid output		_	25	ns
t <sub>BTUODIS</sub>	BSCAN test update register, falling edge of clock to valid disable		_	25	ns
t <sub>BTUPOEN</sub>	BSCAN test update register, falling edge of clock to valid enable	_	_	25	ns

#### Note:

1. Based on default I/O setting of slow slew rate.


### 5.9 回路例: Master SPI Serial



- \*1 MCLK を高速に設定したり、Slew Rate をFast に設定した場合は、33Ωダンピング抵抗を挿入し、 波形にオーバーシュート/アンダーシュートが無いことを確認
- \*2 JTAG Port は外部Flash への書き込み、及びDebug 時に必要となるので実装を強く推奨
- \*3 PROGRAMN は外部からLow へ保持できるようJP 等を設置
- \*4 Hard JTAG 用ピンは未使用時、不定入出力、ノイズの入出力源になり得る。Pull up/Pull Down 処理は必ず実施
- オーバーシュート/アンダーシュートについてはデータシートのVIN Maximum Overshoot/Undershoot Allowance Wide Range1 参照
- SPI Flash Memory についてはデバイスメーカーのデータシートで確認




### 5.9 回路例: Master SPI Dual



- \*1 MCLK を高速に設定したり、Slew Rate をFast に設定した場合は、33Ωダンピング抵抗を挿入し、 波形にオーバーシュート/アンダーシュートが無いことを確認
- \*2 JTAG Port は外部Flash への書き込み、及びDebug 時に必要となるので実装を強く推奨
- \*3 PROGRAMN は外部からLow へ保持できるようJP 等を設置
- \*4 Hard JTAG 用ピンは未使用時、不定入出力、ノイズの入出力源になり得る。Pull up/Pull Down 処理は必ず実施
- オーバーシュート/アンダーシュートについてはデータシートのVIN Maximum Overshoot/Undershoot Allowance Wide Range1 参照
- SPI Flash Memory についてはデバイスメーカーのデータシートで確認




### 5.9 回路例: Master SPI Quad



- \*1 MCLK を高速に設定したり、Slew Rate をFast に設定した場合は、33 $\Omega$ ダンピング抵抗を挿入し、 波形にオーバーシュート/アンダーシュートが無いことを確認
- \*2 JTAG Port は外部Flash への書き込み、及びDebug 時に必要となるので実装を強く推奨
- \*3 PROGRAMN は外部からLow へ保持できるようJP等を設置
- \*4 Hard JTAG 用ピンは未使用時、不定入出力、ノイズの入出力源になり得る。Pull up/Pull Down 処理は必ず実施
- オーバーシュート/アンダーシュートについてはデータシートのVIN Maximum Overshoot/Undershoot Allowance Wide Range1 参照
- SPI Flash Memory についてはデバイスメーカーのデータシートで確認



### 5.9 回路例: Slave SPI




- \*1 MCLK を高速に設定したり、Slew Rate をFast に設定した場合は、33Ωダンピング抵抗を挿入し、 波形にオーバーシュート/アンダーシュートが無いことを確認
- \*2 Debug 用途としてsoft JTAG Port を設ける
- \*3 PROGRAMN は外部からLow へ保持できるようJP等を設置
- \*4 JTAG コンフィギュレーションをする場合はJP をプルアップ側に接続できるようにする
- \*5 Hard / Soft JTAG 用ピンは未使用時、不定入出力、ノイズの入出力源になり得る。Pull up/Pull Down 処理は必ず実施
- オーバーシュート/アンダーシュートについてはデータシートのVIN Maximum Overshoot/Undershoot Allowance Wide Range1 参照
- CPU / Processor についてはデバイスメーカーのデータシートで確認



2025/7/3

### 5.9 回路例: Slave I2C/I3C



- \*1 Debug 用途としてsoft JTAG Port を設ける
- \*2 PROGRAMN は外部からLow へ保持できるようJP 等を設置
- \*3 Hard JTAG 用ピンは未使用時、不定入出力、ノイズの入出力源になり得る。Pull up/Pull Down 処理は必ず実施



### 5.10 コンフィギュレーションデータサイズ

Table 4.1. Maximum Configuration Bits

		All Uncompressed	SPI Mode		
Device	Scenario	Unencrypted/Encrypted Bitstream Size (Mb)	Recommended SPI Flash Size (Mb)	Dual Boot Recommended SPI Flash	
	No LRAM, No EBR,	TBD	TBD	TBD	
LFCPNX-50	No LRAM, MAX EBR	TBD	TBD	TBD	
	MAX LRAM, No EBR	TBD	TBD	TBD	
	MAX LRAM, MAX EBR	TBD	TBD	TBD	
	No LRAM, No EBR,	15.005	16	32	
LFCPNX-100	No LRAM, MAX EBR	18.749	32	64	
	MAX LRAM, No EBR	18.589	32	64	
	MAX LRAM, MAX EBR	22.333	32	64	

**Note**: Both unencrypted and encrypted bitstreams are the same size. Compression ratio depends on bitstream, so we only provide uncompressed bitstream data.

### 注1.

Nexus デバイスは圧縮と暗号化をサポートしているが、 1 つのビットストリーム(デジタル信号の情報のまま伝送 (記録) すること)で、これらを同時に実行しないことが条件。 圧縮されたビットストリーム上で暗号化を実行したり、暗号化されたビットストリームを 圧縮したりしてはいけない


sysCONFIG User Guide for Nexus Platform FPGA-TN-02099-2.8 Configuration Details Configuration Modes より抜粋



### 5.11 Master SPI 動作時の波形: Serial

Serial MSPI コンフィギュレーションにおいて、Flash への通信開始時はMCCLK\_FREQ=3.5MHz(default)でオ ペレーションを始め、約1.0ms後にMCCLK FREQ=28.1MHz の設定値に移行


Master SPI 動作時の波形 : Serial




2025/7/3

### 5.11 Master SPI 動作時の波形: Dual

Dual MSPI コンフィギュレーションにおいて、Flash への通信開始時はSerial Read Command[03h] でオペレーションを始め、約1.0ms後にDual Read Command[BBh] を発行し直す(Serial Read の際はコマンド切り替わり無し)。Flash への通信開始時はMCCLK\_FREQ=3.5MHz(default) でオペレーションを始め、約1.4ms 後にMCCLK\_FREQ=28.1MHz の設定値に移行










0.1us/div

© Macnica, Inc.

2025/7/3


### 5.11 Master SPI 動作時の波形: Quad 1/3

Quad MSPI コンフィギュレーションにおいて、Flash への通信開始時はSerial Read Command[03h] でオペレーションを始め、約1.0ms 後にQuad Read Command[EBh] を発行し直す(Serial Read の際はコマンド切り替わり無し)




### 5.11 Master SPI 動作時の波形: Quad 2/3

Quad MSPI コンフィギュレーションにおいて、Flash への通信開始時はMCCLK\_FREQ=3.5MHz(default) でオペレーションを始め、約1.2ms 後にMCCLK\_FREQ=28.1MHz の設定値に移行



### 5.11 Master SPI 動作時の波形: Quad 3/3

Quad MSPI コンフィギュレーションにおいて、Flash への通信開始時はMCCLK\_FREQ=3.5MHz(default) でオ ペレーションを始め、約1.2ms 後にMCCLK FREQ=28.1MHz の設定値に移行






# 6. Radiant Programmer を用いた書き込み



### 6.1 Download ケーブル

デバイスへのコンフィギュレーションデータのダウンロードには下図のUSB Downloadケーブルを使用 (※)



**USB Download Cable – HW-USBN-2B** 

- コネクタにFlywire ケーブルが接続されており、JTAG/SPI/I2Cの各I/Fを兼用可能
- 基板側に2.54mm pitchのピンヘッダを用意しFlywire ケーブルを接続可能
- Radiant Programmer がインストールされたPC と基板を上記ケーブルで接続
- PCにはドライバーをインストールする必要あり
- ドライバーのインストールの詳細に関しては、Lattice Radiant Software Installation Guide の" Install and Uninstall Cable Drivers" の項を参照


http://www.latticesemi.com/view\_document?document\_id=52751

ご購入はこちら

https://www.macnicamouser.jp/ProductDetail/Lattice/HW-USBN-2B?qs=HqOR3aA30b56VfKOuz6yiw%3D%3D

※評価ボードによってはUSB Download ケーブルのBox 部とFlywire 部に該当する部分が搭載されているものもあり、 その場合、一般的なMini USB type-B ケーブルで基板⇔PC 間を接続

### 6.1 Download ケーブル



<sup>\*</sup> Indicates flywire connections required for most basic JTAG programming.

Figure 3.1. Programming Cable In-System Programming Interface for the PC (HW-USBN-2B)\*

Programming Cables User Guide

FPGA-UG-02042-26.6 より抜粋

2025/7/3

# 6.2 Download ケーブル信号説明

プログラミング ケーブルピン	名称	入出力タイプ	説明
VCC	プログラミング電圧	I	<ul> <li>ターゲット・デバイスのVCCIO または VCCJ プレーンに接続</li> <li>典型的なICC = 10mA。ターゲット・ボードはケーブルにてVCCを 供給</li> </ul>
TDO/SO	テストデータ出力	I	・ IEEE1149.1(JTAG) プログラミング規格によるデータのシフトアウトに使用
TDI/SI	テストデータ入力	0	・ IEEE1149.1プログラミング規格でデータをシフト・インするために使用
ISPEN/PROG	イネーブル	0	<ul> <li>デバイスをプログラム可能にする</li> <li>HW-USBN-2B でのSPI プログラミングではSN/SSPI チップ・セレクトとしても機能</li> <li>プログラミング用チップセレクトとしても機能</li> </ul>
TRST	テスト・リセット	0	・ オプションのIEEE1149.1 ステートマシンのリセット
DONE	DONE	I	・ DONE はコンフィギュレーションのステータスを示す
TMS	テストモード入力選択	0	• IEEE1149.1 ステートマシンの制御に使用
GND	グランド	I	・ ターゲット・デバイスのグランドプレーンに接続
TCK/SCLK	テスト・クロック入力	0	・ IEEE1149.1 ステートマシンのクロックに使用
INIT	初期化	I	<ul><li>デバイスがコンフィギュレーションを開始する準備ができていることを示す</li><li>INIT は一部のデバイスにのみ存在</li></ul>
I2C: SCL	I2C SCL	0	• I2C の信号、SCL を供給
I2C: SDA	I2C SDA	0	・ I2C の信号、SDA を供給
5V OUT	5V 出力	0	<ul><li>iCEprogM1050 プログラマに5V 信号を供給</li></ul>

Programming Cables User Guide FPGA-UG-02042-26.6 より抜粋

2025/7/3

# 6.3 Programmer を用いた書き込みに関しての資料

併せて以下を参照

Common Programming and Configuration FAQs with Supplementary Concepts for CrossLink-NX, Certus-NX, and CertusPro-NX July 2023

FPGA-AN-02048-1.2

sysCONFIG User Guide for Nexus Platform

FPGA-TN-02099-2.8

January 2024


MachXO5-NX Programming and Configuration User Guide


FPGA-TN-02271-1.8


January 2024

## 6.4 SRAM 領域への書込み 1/3

- Download ケーブルとデバイス間の接続
  - ・SRAM領域への直接書き込みには**JTAG/SPI/I2C,I3C** のI/F をサポート
  - ・Download ケーブルとデバイス間はそれぞれ以下の図のように接続注)
  - ・SRAM 領域への書き込みは、電源をOFF すると消去される
  - ・デバック時などに有用








### 6.4 SRAM 領域への書込み 2/3


■SRAM (揮発性)領域に直接Programming する場合のオペレーション







2.Device Family、Device、Operation、書き込みファイルを設定



③Device Operation を以下に設定

Target Memory: Static Random Access Memory (SRAM)

Port Interface: JTAG / Slave SPI / I2C / I3C Bridge から選択

**Access Mode: Direct Programming** 

**Operation: Fast Configuration** 

- ④書き込むコンフィギュファイル(\*.bit)を設定
- ⑤OK をクリック

Programming Cables User Guide

FPGA-UG-02042-26.6 より抜粋



# 6.4 SRAM 領域への書込み 3/3

- ■SRAM (揮発性)領域に直接Programming する場合のオペレーション
  - 3. Program Device をクリックして書き込み実行




4. Status がDone となり書き込み完了

※注意事項 (2023年2月現在) I2C I/F 使用時はDevice Properties ダイアログにてI2C Slave Address の 設定が可能だが、下記Default のSlave Address を使用する必要あり <Default@I2C Slave Address> 7bit addressing: 1000000 10bit addressing: 1111000000

# 6.5 FPGA 経由でのSPI Flash への書込み 1/3

- Download ケーブルとデバイス間の接続
  - ・FPGA を経由した外部SPI Flash への書き込みにはJTAG/SPI の2つのI/F をサポート
  - ・Download ケーブル(HOST PC)⇔デバイス間、およびデバイス⇔SPI Flash 間はそれぞれ下図のように接続
  - ・ユーザーはJTAG I/F を使用し、FPGA を経由してSPI Flash に書き込みを実施




## 6.5 FPGA 経由でのSPI Flash への書込み 2/3

- ■FPGA を経由して外部SPI Flash へ書き込む場合のオペレーション
  - 1. Radiant のツールバーからProgrammer を起動



2. Device Family、Device、Operation、書き込みファイルを設定



③Device Operation を以下に設定

Target Memory:

**External SPI Flash Memory (SPI Flash)** 

**Port Interface:** 

JTAG2SPI か SSPI2SPI を選択

**Access Mode: Direct Programming** 

**Operation: Erase, Program, Verify** 

- ④書き込むコンフィギュファイル (\*.bit)を設定
- ⑤使用するSPI Flash を設定
- ⑥Load from File をクリックして書き 込みファイルサイズを自動算出
- ⑦OK をクリック

## 6.5 FPGA 経由でのSPI Flash への書込み 3/3

- ■FPGA を経由して外部SPI Flash へ書き込む場合のオペレーション
  - 3. Program Deviceを クリックして書き込み実行



#### ※注)


- 右図のようにPROGRAMN ピンに対してJumper などを設けておき、SPI Flash へ書き込む際は、Jumper をショートしてPROGRAMN ピンをLow にしておいた状態で、"Program Device"をクリックして書き込みを実行することを推奨
- 書込みが完了したらJumper をOpen
- 4. Status がDone となり書き込み完了


### 6.6 Feature Row への書込み


- Download ケーブルとデバイス間の接続
- Feature Row への直接書き込みにはJTAG/SPI/I2C,I3C のI/F をサポート
- Download ケーブルとデバイス間はそれぞれ下図のように接続

### ※注)

- 書き込みは一度きり(ワンタイム)のみで、消去不可
- アップデートも不可







### 6.6 Feature Row への書込み

併せて以下を参照


sysCONFIG User Guide for Nexus Platform

FPGA-TN-02099-2.8

January 2024

### 6.6 Feature Row への書込み

■ Feature Rowへの書込み手段




#### **Program Feature Row**

Programming File Utility を使用し、 予めFeature Row ファイル(\*.fea)を作成し書き込む手法

※Feature Row への書込みはOne Time なので注意

## 6.7 Program Feature Rowでの書き込み 1/3


- Feature Rowファイルの作成・編集
  - Feature Rowへの書き込み前に、Feature Rowファイル(\*.fea)を作成しておく必要あり
  - Feature RowファイルはRadiantでNX FPGAのコンフィギュレーションファイル(\*.bit)を生成すると同じフォルダ内に生成
  - Feature Rowファイルを編集したい場合は、Radiant ProgrammerからFeature Row Editorを使用
  - 1. ProgrammerからProgramming File Utilityを起動



#### Programming File Utility起動



2. Programming File UtilityからFeature Row Editorを起動




#### Feature Row Editor起動






### 6.7 Program Feature Rowでの書き込み 2/3


3. Feature Row Editorで内容編集・保存




②feaファイルを選択して開く



③デバイス名が表示される ④Readをクリック




⑤Feature Rowの値が読み込まれる



⑥値を編集してSave もしく は Save Asでfeaファイルを 保存

## 6.7 Program Feature Rowでの書き込み 3/3

4. ProgrammerでFeature Rowの書き込み




5. Program Deviceをクリックして書き込み実行



6. StatusがDoneとなり書き込み完了

1 🗹


### 6.8 サポートしている特殊Boot Mode



コンフィギュデータ2つと Jump Table が1つ

Config Data	先頭アドレス (32b時)
Primary Pattern	0x0000_0000
Golden Pattern	User が指定
Jump Table	0xFFFF_FF00

① Primary Pattern でコンフィギュに失敗した場合、 ②ジャンプ・テーブルを読み、Golden Pattern 先頭 アドレスを得て、③Golden Pattern でのコンフィギュ レーションを行う



#### コンフィギュデータ2つと Jump Table が2つ

Config Data	先頭アドレス (32b時)
Jump Table	0x0000_0000 0xFFFF_FF00
Primary Pattern	0x0001_0000 以上を User が指定
Secondary Pattern	User が指定

Jump Tableでどちらのパターンを先にコンフィギュするかを定義。First Boot Patternに指定されたコンフィギュデータでコンフィギュし、失敗した場合に、自動的にもう一方のコンフィギュデータでコンフィギュグレーションを行う

### 3. Multi Boot

図中アドレスは SPI FL Mem が



#### コンフィギュデータが3つから最大6つ、Jump Table 1つ

Config Data	先頭アドレス (32b時)
Primary Pattern	0x0000_0000
Golden Pattern	User が指定
Alternate Pattern1~4	User が指定
Jump Table	0xFFFF_FF00

まずPrimary Patternでコンフィギュを行う。 その後、Programnのトグル or Refreshコマンドの発行があれば、Alternate Patternでのコンフィギュを行う。 (Alternate Patternは最大4つまで定義可能) いずれかのデータでのコンフィギュに失敗したら自動的に Golden Patternでのコンフィギュレーションを行う

# 6.8 サポートしている特殊 Boot Mode

### 併せて以下を参照

Multi-Boot User Guide for Nexus Platform FPGA-TN-02145-1.8 February 2024


sysCONFIG User Guide for Nexus Platform FPGA-TN-02099-3.0 April 2024


MachXO5-NX Programming and Configuration FPGA-TN-02271-2.0 May 2024

**User Guides** 

### 6.8 サポートしている特殊Boot Mode ※注意点

- ※ 本ユーザーガイドでは Radiant 2023.2.1 を使用しています。それ以前のツールを使った場合、ここで示す GUI と 異なったり、期待する mcs ファイルを生成できない場合があるので注意
- ※ Radiant の有償ライセンスや IP ライセンスがない状態で bitstream ファイルを生成する場合は、以下の図の通り Radiant の Strategy 設定から、"IP Evaluation" オプションを False にする(チェックを外す)必要あり








### 6.9 Dual Boot 1/3


- Dual Boot File の生成
  - 1. ProgrammerのTools→Deployment Toolを選択し、Deployment Toolを起動



Function: External Memory を選択

Output File Type: Dual Bootを選択


2. 書き込む2種類のbitファイルを選択し、Nextをクリック





### 6.9 Dual Boot 2/3


- Dual Boot File の生成
  - 3. Golden / Primary Pattern の確認とアドレス設定などを行い、Nextをクリック



4. 生成するファイル(\*.mcs)の生成先を指定してNextをクリック



5. Generateをクリックしてファイルを生成



#### MachXO5-NX ファミリーでは


- \* SPI Flash Size は 32Mb 固定です
- \* 先頭アドレスは固定値候補二つからの選択です
- \* 2023.1 の DT での Quad Read モードは mcs ヘッダ部に 問題があることがわかっています (7.8.2/TN-02271)



### 6.9 Dual Boot 3/3

■ Dual Boot File の生成:ユーザーデータを共存する場合

前ページ 3 (Step2 or 4) で『User Data Files』タブを選択して設定



- ①「User Data Files」をチェック
- ②「Number of User Data Files」でファイル数を指定 (最大 5)
- ③指定数分の設定が可能なため、それぞれファイルと開始アドレスを指定

この後に『Next』ボタンをクリックし 前ページ 4、5 を実行

ブラウズしてファイルを指定すると、先頭アドレスの最小候補 (Goldenパターンの上位アドレス)が表示される(推奨)。 プルダウンでこれよりも上位に変更が可能(これより下位は選 択不可)

メモリサイズとファイルサイズの関係から、指定アドレスが大 きすぎると、『Next』ボタンをクリック時にメッセージが出 て先に進めない

- \* Deployment Tool によるユーザーデータの設定では、ジャ ンプテーブル領域と重ならないようにする必要がある。アドレ ス設定がこれに違反すると、『Generate』ステップでエラー メッセージがログ出力され、\*.mcs は生成されない
- \* Deployment Tool による \*.mcs 使用ではなく、ユーザー データを直接ライト&リードする SPI フラッシュ・アクセス 手段を用いる場合、ジャンプテーブルや2本のコンフィギュ・ パターンの間の領域も使用可能だが、それらとの重複アドレス を避ける必要あり


また、コンフィギュ・パターン直後から連続させることはせず、 適宜スペースを持たせるようにする

\* Programmer で Erase (/ Program / Verify) 操作を実行 した場合、ユーザーデータ領域も消去される可能性があること に留意

### 6.10 Multi Boot 1/3

- Multi Boot File の生成
  - 1. ProgrammerのTools→Deployment Toolを選択し、Deployment Toolを起動


MachXO5-NX ファミリー用に 2023.2.1 DT では mcs を生成できません。 2023.1.1 の DT をご使用ください。



Function: External Memory を選択

Output File Type: Advanced SPI Flashを選択


2. Primary Pattern (最初にコンフィギュするデータ) に指定するbit ファイルを選択し、Nextをクリック





### 6.10 Multi Boot 2/3

- Multi Boot File の生成
  - 3. 各 Pattern の確認と設定を行い、Nextをクリック




\*「Multiple Boot」をチェックし Golden パターンを設定し、かつ Primary パターンを一つも設定しないと『Generate』でエラーとなる

4. 生成するファイル(\*.mcs)の生成先を指定してNextをクリック



5. Generateをクリックしてファイルを生成



#### MachXO5-NX ファミリーでは


- \* Alternate Pattern は一つ
- \* 開始アドレスは Golden が 0x0010\_0000、 Alternate が 0x001F 0000 で固定
- \* SPI Flash Size は 32Mb 固定



### 6.10 Multi Boot 3/3

■ Multi Boot File の生成:ユーザーデータを共存する場合

前ページ 3 (Step2 or 4) で『User Data Files』タブを選択して設定



- ①「User Data Files」をチェック
- ②「Number of User Data Files」でファイル数を指定(最大 16)
- ③指定数分の設定が可能なため、それぞれファイルと開始アドレスを指定

この後に『Next』ボタンをクリックし 前ページ 4、5 を実行 ブラウズしてファイルを指定すると、先頭アドレスの最小候補 (前パターンの上位アドレス)が表示される(推奨)。 プルダウンでこれよりも上位に変更が可能(これより下位は選択不可)

メモリサイズとファイルサイズの関係から、指定アドレスが大きすぎると、『Next』ボタンをクリック時にメッセージが出て先に進めない

- \* Deployment Tool によるユーザーデータの設定では、ジャンプテーブル領域と重ならないようにする必要がある。アドレス設定がこれに違反すると、『Generate』ステップでエラーメッセージがログ出力され、\*.mcs は生成されない
- \* Deployment Tool による \*.mcs 使用ではなく、ユーザーデータを直接ライト&リードする SPI フラッシュ・アクセス手段を用いる場合、ジャンプテーブルや 2 本のコンフィギュ・パターンの間の領域も使用可能だが、それらとの重複アドレスを避ける必要あり

また、コンフィギュ・パターン直後から連続させることはせず、 適宜スペースを持たせるようにする


\* Programmer で Erase (/ Program / Verify) 操作を実行した場合、ユーザーデータ領域も消去される可能性があることに留意



### 6.11 Ping-Pong Boot 1/3

MachXO5-NX ファミリーは非対応


- Ping-Pong Boot File の生成
  - 1. ProgrammerのTools→Deployment Toolを選択し、Deployment Toolを起動



Function: External Memory を選択

Output File Type: Ping-Pong Bootを選択

2. 2つのbitファイルを設定し、Nextをクリック (※ファイルは後でも再設定可能)



## 6.11 Ping-Pong Boot 2/3

- Ping-Pong Boot Fileの生成
  - 3. Primary / Secondary Pattern の確認とアドレス設定などを行い、Nextをクリック




4. 生成するファイル(\*.mcs)の生成先を指定してNextをクリック



Primary パターンの先頭アドレスは0x0001 0000 以上。 Secondary パターンの先頭アドレスは最小候補が自動表示 される

5. Generateをクリックしてファイルを生成






### 6.11 Ping-Pong Boot 3/3

■ Ping-Pong Boot File の生成: ユーザーデータを共存する場合(2023.2.1 で問題あり。2023.1代替可)

前ページ 3 (Step2 or 4) で『User Data Files』タブを選択して設定



- ① 「User Data Files」にチェック
- ②「Number of User Data Files」でファイル数を指定(最大 10)
- ③指定数分の設定が可能なため、それぞれファイルと開始アドレスを指定

この後に『Next』をクリックして前ページ 4、5 を実行 Radiant 2023.2.1 の DT では、小さいユーザーデータでも、メモリサイズを大きくしてもエラーが出て先に進めない (User Data processing size is bigger than Flash memory size.) 。 2023.1 では問題ないことが確認済み

ブラウズしてファイルを指定すると、先頭アドレスの最小候補 (両パターンの上位アドレス)が表示される(推奨)。 プルダウンでこれよりも上位に変更が可能(これより下位は選択不可)

メモリサイズとファイルサイズの関係から、指定アドレスが大きすぎると、『Next』ボタンをクリック時にメッセージが出て先に進めない

- \* Deployment Tool によるユーザーデータの設定では、ジャンプテーブルや2パターン領域と重なるような設定は不可
- \* Deployment Tool による \*.mcs 使用ではなく、ユーザーデータを直接ライト&リードする SPI フラッシュ・アクセス手段を用いる場合、ジャンプテーブルや2本のコンフィギュ・パターンの間の領域も使用可能だが、重複を避ける必要があり

また、コンフィギュ・パターン直後から連続させることはせず、 適宜スペースを持たせるようにする

\* Programmer で Erase (/ Program / Verify) 操作を実行した場合、ユーザーデータ領域も消去される可能性があることに留意

# 7. SerDes/PCS関連

### 7.1 SerDes/PCSの概要

#### ■概要

- ・高速全二重シリアルデータ転送用の SerDes(クロック埋め込み型)を搭載
  - ・LFCPNX-50 には 1Quad/4Channel
  - ・LFCPNX-100 には 2Quad/8Channel \*ASG, CBG, BFG パッケージは 1Quad/4Channel
- ・各 Quad
  - ・マルチプロトコル対応の PCS と PCIe Gen3 に対応した Hard IP が含まれる
  - ・PCle の Hard IP が含まれるのは Quad0 に1つのみ
- ・各 Channel
  - ・データレートは 625Mbps から最大 10.3125Gbps
    - \*BFG パッケージの最大レートは 5.5Gbps
    - \*BBG パッケージの最大レートは 6.25Gbps
    - \* 10GBASE-R および PCIe Gen3 に対応するのは Speed Grade -9 品のみ
  - ・専用の TX PLL と RX CDR が搭載されており、Quad 内で複数のデータレートをサポート可能




Figure 2.28. SerDes/PCS Overall Structure

FPGA-DS-02086-1.2から抜粋

## 7.2 SerDes/PCS の対応プロトコル

### ■対応プロトコル

- ・対応規格を表に示す
- ・フリップチップ・パッケージ・ベースのデバイスのみ、6.25Gbps を超えるデータ・レートの規格に対応
- ・詳細は、データシート (FPGA-DS-02086) 参照

規格	データ・レート (Mb/s)	システム・リファレ ンス・クロック (MHz)	FPGA クロック(MHz)	リンク幅数	エンコード・スタイ ル
PCI Express Gen1	2500	100, 125	125	×1, ×2, ×4	8b10b
PCI Express Gen2	5000	100, 125	125	×1, ×2, ×4	8b10b
PCI Express Gen3	8000	100, 125	250	×1, ×2, ×4	128b130b
Ethernet 1000BASE-X	1250	125	125	x1	8b10b
Ethernet SGMII	1250	125	125	×1	8b10b
Ethernet XAUI	3125	156.25	156.25	×4	8b10b
Ethernet QSGMII	5000	125	125	×1	8b10b



■ SerDes Block External Power Supplies

Symbol	項目	Certus-NX	CertusPro-NX	CrossLink-NX	Mach XO5-NX	Mach XO5T-NX	単位	備考
VCCSD0	Min	0.95	0.95	0.95	0.95	0.95	V	Supply Voltage for SerDes Block and SerDes I/O
VCCSD0	Тур	1.00	1.00	1.00	1.00	1.00	V	
	Max	1.05	1.05	1.05	1.05	1.05	V	
VCCSDCK	Min	-	0.95	-	0.95	0.95	V	Supply Voltage for SerDes Clock Buffer
VCCSDCK	Тур	-	1.00	-	1.00	1.00	V	
	Max	-	1.05	-	1.05	1.05	V	
VCCPLLSD0	Min	1.71	1.71	1.71	1.71	1.71	V	SerDes Block PLL Supply Voltage
VCCPLLSDO	Тур	1.80	1.80	1.80	1.80	1.80	V	
	Max	1.89	1.89	1.89	1.89	1.89	V	
VCCAUXSD	Min	1.71	1.71	1.71	1.71	1.71	V	SerDes Block Auxiliary Supply Voltage
VCCAUXSD	Тур	1.80	1.80	1.80	1.80	1.80	V	
	Max	1.89	1.89	1.89	1.89	1.89	V	

**MACNICA** 

### ■電源デカップリングについて

・VCCSD, VCCSDCK, VCCPLLSD, VCCAUXSDQ はノイズを極力少なく、またデカップリングを適切に行う


SerDes電源ピン	外部Filter処理
VCCSDCK	各ピンに120 Ω FB + 10 μF + 100 nF
VCCSD	各ピンに120 Ω FB + 10 μF + 100 nF
VCCPLLSD	各ピンに220 Ω FB + 4.7 μF + 100 nF
VCCPLLSD	コンデンサのGND部をSDx_REFRETに接続
VCCAUXSDQ	各SDx_REFRETに120 Ω FB + 10 μF + 100 nF

FPGA-TN-02255-0.83より抜粋

### ■接続例①

・接続例を確認する場合、CertusPro-NX などの評価基板の回路図を参照 \* Hardware Checklist の内容と評価基板の内容が異なる場合は Hardware Checklist を優先


#### VCCSDCK, VCCSDの接続例



FPGA-EB-02053-1.1より抜粋

### ■接続例②

・接続例を確認するう場合、CertusPro-NX などの評価基板の回路図を参照 \* Hardware Checklist の内容と評価基板の内容が異なる場合は Hardware Checklist を優先





### ■接続時の注意点①

- ・推奨電圧値に関しては本資料の電源の項目を参照
- ・VCCSD と VCCSDCK は共通の電源に接続しない
- ・VCCPLLSD と VCCAUXSDQ は共通の電源に接続しない
- ・SerDes/PCS 未使用時の処理に関しては右の表を参照

FPGA-TN-02245-0.83より抜粋

Des未使用時		
	VSSDQ	GNDに接続
	VCCSDCK	オープン
Quad0	VCCSD	オープン
Quad1	VCCPLLSD	オープン
	VCCAUXSDQ	オープン
	SERDES IO	オープン
ad0のみ使用		
Quad0	VSSDQ	GNDに接続
Quad1	VCCSDCK	電源に接続
		使用するChannelの"VCCSD"と"VCCSD1"を電源に接続
	VCCSD	その他の使用しないChannelの"VCCSD"はオープン
		(Channel 1を使用しない場合でも"VCCSD1"は電源に接続)
		使用するChannelの"VCCPLLSD"と"VCCPLLSD1"を電源に接続
Quad0	VCCPLLSD	その他の使用しないChannelの"VCCPLLSD"はオープン
		(Channel 1を使用しない場合でも"VCCPLLSD1"は電源に接続)
	VCCAUXSDQ	"VCCAUXSDQ0"を電源に接続
	· ·	使用するIOを対向デバイスと接続
	SERDES IO	未使用のIOはオープン
	VCCSD	オープン
	VCCPLLSD	オープン
Quad1	VCCAUXSDQ	オープン
SERDES IO		オープン
d0とQuad1両方		
Quad0	VSSDQ	GNDに接続
Ouad1	VCCSDCK	電源に接続
Quuui	* CCSDCR	使用するChannelの"VCCSD"と"VCCSD1"を電源に接続
	VCCSD	その他の使用しないChannelの"VCCSD"はオープン
	VCCSD	(Channel 1を使用しない場合でも"VCCSD1"は電源に接続)
		使用するChannelの"VCCPLLSD"と"VCCPLLSD1"を電源に接続
Oundo	VCCDLLCD	使用するCnannelの"VCCPLLSD"で"VCCPLLSD"で電源に接続  その他の使用しないChannelの"VCCPLLSD"はオープン
Quad0	VCCPLLSD	
	VCCALIVES	(Channel 1を使用しない場合でも"VCCPLLSD1"は電源に接続)
	VCCAUXSDQ	"VCCAUXSDQ0"を電源に接続
	SERDES IO	使用するIOを対向デバイスと接続
		未使用のIOはオープン
		使用するChannelの"VCCSD"と"VCCSD5"を電源に接続
	VCCSD	その他の使用しないChannelの"VCCSD"はオープン
	VCCSD	(Channel 1を使用しない場合でも"VCCSD5"は電源に接続)
	VCCSD	
Quad1	VCCSD VCCPLLSD	(Channel 1を使用しない場合でも"VCCSD5"は電源に接続)
Quad1		(Channel 1を使用しない場合でも"VCCSD5"は電源に接続) 使用するChannelの"VCCPLLSD"と"VCCPLLSD5"を電源に接続
Quad1		(Channel 1を使用しない場合でも"VCCSD5"は電源に接続) 使用するChannelの"VCCPLLSD"と"VCCPLLSD5"を電源に接続 その他の使用しないChannelの"VCCPLLSD"はオープン
Quad1	VCCPLLSD	(Channel 1を使用しない場合でも"VCCSD5"は電源に接続) 使用するChannelの"VCCPLLSD"と"VCCPLLSD5"を電源に接続 その他の使用しないChannelの"VCCPLLSD"はオープン (Channel 1を使用しない場合でも"VCCPLLSD5"は電源に接続)



### ■接続時の注意点②

sdx\_refret\_i と sdx\_rext\_i は RTL 上での接続も必要\* RTL 上で未接続だと配置配線時にアサインされない

#### 配置配線後のレポート

1	led_state_o[9]		N2/1	l	LVCMOS33_OUT		PR19A	
1	rstn i	1	J2/0	l	LVCMOS18 IN	1	PT146B	
Τ	sd7_refret_i		E12/81	l	AIO		SD7_REFRET	
1	sd7 rext i		E13/81	L	AIO		SD7 REXT	
Τ	sd7rxn_i	Τ	C10/81	l	HSI	Ι	SD7_RXDN	
1	sd7rxp_i		B10/81	l	HSI	1	SD7_RXDP	
1	sd7txn_o		A8/81	l	HSO		SD7_TXDN	
	sd7txp_o		A9/81	l	HSO		SD7_TXDP	
	sdq_refclkn_q1_i		D13/81	l	HSI		SDQ1_REFCLKN	
1	sdq_refclkp_q1_i		C14/81	l	HSI		SDQ1_REFCLKP	



C21/0 C22/0 D2/80	GOUT[9]   GIN[9]		LVCMOS33_OUT   LVCMOS33_IN	
D4/80   D6/80	1	 		SD0_REFRET SD1_REFRET
D7/80   D9/80   D11/81   D12/81	REFCLK_P_810 			SDQU_REFCLKP SD3_REFRET   SD5_REFRET   SDQ1_REFCLKN
D14/81   D16/81   D18/0	unused, PULL:DOWN			SD7_REXT   SD7_REFRET   PT146A
D19/0   D20/0   D21/0	unused, PULL:DOWN unused, PULL:DOWN unused, PULL:DOWN			PT144B   PT144B
D22/0   E1/80   E3/80	unused, PULL:DOWN D_SER_P_810[1]			PT152A   SD1_TXDP   SD0_PYDP
E5/80   E6/80				SD0_REXT SD1_REXT



#### RTLの良い例

#### mpcs IPインスタンス部

```
483 .sdθrxp_i (sd7rxp_i), // LANE ID has been set as 7
484 .sdθrxn_i (sd7rxn_i),
485 .sdθtxp_o (sd7txp_o),
486 .sdθtxn_o (sd7txn_o),
487 .sdθ_rext_i (sd7_rext_i),
488 .sdθ_refret_i (sd7_refret_i),
```

#### RTLの悪い例

```
//PMA0
.sd0txp_o (D_SER_P[0]) ,
.sd0txn_o (D_SER_N[0]) ,
.sd0_rext_i (1'b0) ,
.sd0_refret_i (1'b0) ,
//PMA1
.sd1txp_o (D_SER_P[1]) ,
.sd1txn_o (D_SER_N[1]) ,
.sd1_rext_i (1'b0) ,
.sd1_refret_i (1'b0) ,
```



### ■リファレンス・クロックの種類について

・MPCS へ入力するリファレンスクロック源は以下のどれかを選択可能。それぞれのクロック源は入力ピンが異なるため注意

\*各 Quad のパッケージピン : sdq\_refclkp\_q0/1\_i、sdq\_refclkn\_q0/1\_i

\*専用パッケージピン : sd\_ext\_0/1\_refclk\_i

\*ファブリックにある GPLL : 高いデータレートを使用する場合、GPLL からのリファレンス・クロック供給は非推奨





Figure 2.10. Reference Clock Dynamic Selection Block Diagram

FPGA-IPUG-02118-1.2より抜粋




- ■リファレンスクロックの選択について
  - ・使用するクロックに合わせ FPGA 内部のクロックセレクタで選択
    - ・使用するクロックに合わせセレクタの値を設定(参考図①)
    - ・sd ext 0/1 refclk i 使用する場合は RTL 記述で DIFFCLKIO もインスタンス (参考図②)





- ■リファレンスクロックの外部終端について
  - ・SDQ0/1\_REFCLKP/N(sdq\_refclkp\_q0/1\_i、sdq\_refclkn\_q0/1\_i) は内部終端が内蔵されていないため、 別途基板上に終端抵抗を取り付ける必要あり
    - \*受信側ピン近傍に参考図①の終端抵抗の搭載が必要
    - \*HCSL のみサポート
  - ・SD\_EXT0/1\_REFCLKP/N(sd\_ext\_0/1\_refclk\_i) は内部終端を内蔵
    - \*基板上でAC結合することも可能(参考図②)
    - \*LVDS および HCSL をサポートしているが LVDS の使用を推奨





- ■リファレンスクロックの注意点
  - ・Quad をまたぎ 5Channel 以上で通信を行う場合、SD\_EXTx\_REFCLKP/N (sd\_ext\_0/1\_refclk\_i) からの リファレンスクロック供給を推奨
  - ・mpcs\_clkin\_i はリファレンスクロックと独立しており、任意の100MHz~300MHzのクロックを入力する必要あり。 また電源投入後はリファレンスクロックを供給し続ける必要あり \*mpcs\_tx\_out\_clk\_o は mpcs\_clkin\_i の入力クロックとしては使用不可
  - ・リファレンスクロックに SSC を使用する場合、以下の基準に沿う必要あり

SSC modulation profile

= Down spread

SSC modulation frequency

= 30kHzから33KHz

SSC modulation depth

= ±0%から-0.5%



## 7.5 SerDes/PCSのレシーバー入力仕様

#### ■振幅について

- ・詳細な仕様は Datasheet の SerDes High-Speed Data Receiver の項目を参照 \* PCIe を使用する場合、PCI Express Electrical and Timing Characteristics に別で仕様の記載あり
- ・VRX-DIFF-S は Pch と Nch の差動の電圧レベルを指す
- ・VRX-IN は Pch と Nch のシングルエンドの電圧レベルを指す

Table 4.41. Serial Input Data Specifications

Symbol	Description	Condition	Min	Тур	Max	Unit
V <sub>RX-DIFF-S</sub>	Differential input sensitivity <sup>1</sup>	_	100	-	1200	mV, p-p
V <sub>RX-IN</sub>	Input levels	_	25	-	1300	mV, p-p
RX_SSC	JTOL BER with SSC (.5%Dev 33KHz Triangle Down Conv.)	_	_	-	-5000	ppm
Z <sub>RX-DIFF-DC</sub>	Receiver DC differential impedance	-	80	_	120	Ω
Z <sub>RX-HIGH_IMP-DC</sub>	Receiver DC differential impedance when powered down	termination_at150mv	1K	_	_	ΚΩ
		termination_at_0V	10K	_	_	ΚΩ
	powered down	termination_at_200mv	20K	_	_	ΚΩ
		50 MHz < freq < 1.25 GHz	10	_	_	dB
	Receiver differential Return Loss, package	1.25 GHz < freq < 2.5 GHz	8	_	_	dB
RL <sub>RX-DIFF</sub>	plus silicon	2.5 GHz < freq < 4GHz	5	_	_	dB
		4 GHz < freq <= 5 GHz	4	_	_	dB
		50 MHz < freq < 2.5 GHz	6	_	_	dB
RL <sub>RX-CM</sub>	Receiver common mode Return Loss, package plus silicon	2.5 GHz < freq <= 4 GHz	5	_	_	dB
	package plus silicon	4.0 GHz < freq <= 5 GHz	freq <= 5 GHz 4	_	_	dB
V 3	Las of size of Data at Through and	50 MHz < freq <= 1.25 GHz	0.06	_	0.175	V, p-p
V <sub>RX-LOS</sub> <sup>3</sup>	Los of signal Detect Threshold	1.25 GHz < freq < 1.5 GHz	0.065	_	0.175	V, p-p

#### Notes:

- Measured into 50 ΩTx impedance at ±5%. With EQ but no stressors added. Fixture de-embedded for 10.3125Gbps. This is a fixed BER Test with 26% margin.
- 2. Refer to PCIe RX stress test.
- Loss of signal Detect Threshold has a frequency dependency that effects threshold voltage at temperature dependency where -40 °C is the worst case therefore the two conditions.


FPGA-DS-02086-1.2から抜粋



### 7.6 SerDes/PCSのトランスミッター出力仕様

### ■振幅について

- ・詳細な仕様は Datasheet の SerDes High-Speed Data Transmitter の項目を参照 \* PCIe を使用する場合、PCI Express Electrical and Timing Characteristics に別で仕様の記載あり
- ・VTX-DIFF-PP は 1bit サンプルの peak-peak の差動電圧を指す
- ・VTX-EH はアイパターンの VOH(min) VOL(max) を指す \* ジッターやノイズが少ないと VTX-EH は VTX-DIFF-PP に近づいていく
- ・リンク信号の品質を保つためトランスミッター側の近くに AC カップリングコンデンサを配置する



#### 例) 10G SerDesの仕様

#### 3.23. SerDes High-Speed Data Transmitter

Table 3.39. Serial Output Timing and Levels


able 3.39. Serial Output Timing and Levels									
Symbol	Description	Condition	Min	Тур	Max	Unit			
Transmitter	10.3125 Gbps								
V <sub>TX-DIFF-PP</sub>	Peak-Peak Differential voltage on selected amplitude <sup>1, 2</sup>	-	800	1000	1200	mV, p-p			
V <sub>TX-CM-DC</sub>	Output common mode voltage <sup>1, 2</sup>	-	400	500	600	mV, p-p			
V <sub>TX-EH</sub>	Transmitter Eye Height <sup>1, 2</sup>	-	200	320	-	mV, p-p			
V <sub>TX-EW</sub>	Transmitter Eye width (all jitter sources)	-	50	60	_	ps			
T <sub>TX-R</sub>	Transmitter Eye Rise time (20% to 80%)	-	54	_	72	ps			
T <sub>TX-F</sub>	Transmitter Eye Fall time (80% to 20%)	_	44	_	89	ps			

FPGA-DS-02086-1.2から抜粋



### **7.7 10GBASE-R**

- ■10GBASE-R を使用する場合の注意点
  - ・64B66B PCS は 10GBASE-R のみで使用可能
  - ・10GBASE-R を使用する場合、Quad0, 1 の Channel 2 もしくは 3 を使用する必要あり
  - ・Auto-Negotiation, Training and Forward Error Correction 機能は未サポート
  - ・WAN Interface Sublayer は PCS に未実装





# **Revision History**

Rev	Summary	UPDATE Date
Rev 1.0	Initial release	2025/04/01

