

ispLEVER CLASIC 1.2 Startup Manual for MACH4000

Rev.1.0



ispLEVER_ CLASIC Startup_for_MACH4000_Rev01.ppt Page: 1 Sep. 2008

TecStar B次

1.	はじめに
2.	Lattice ispLEVER Design Flow
3.	ツールの起動
	3-1 新規プロジェクト作成
	3-2 ターゲットデバイス選択
	3-3 デザインエントリー
	3-4 VHDLソースの入力
	3-5 回路図作成
4.	コンパイル作業の開始
	4-1 論理合成ツールについて
	4-2 論理合成時のオプション設定について
5.	ピン固定 (Package Viewを用いた設定)
	5-1 Location Assignmentを用いた設定
	5-2 Compile後できる便利な設定
	5-3 回路図上での設定
	5-4 IOの詳細設定について
	5-5 ピンの属性の設定について
6.	再コンパイルとレポートファイルの生成
7.	タイミング解析について
8.	波形シミュレーションについて
9.	おわりに

Page 3 Page 4 Page 5 Page 6 Page 7 Page 8 Page 9 Page 11 Page 16 Page 17 Page 18 Page 22 Page 23 Page 24 Page 25 Page 26 Page 30 Page 32 Page 33 Page 34 Page 39





·このマニュアルはispLEVERのオペレーションフローマニュアルです。

・簡単な回路図及びVHDLソースコードの作成からデバイスへのフィッティング、 波形シミュレーションまでの一連のフローを解説したものです。

·各項目の詳細については、別途ツール取り扱いマニュアルもしくは弊社技術 サポートまでお問い合わせください。



株式会社マクニカ テクスター カンパニー TEL:045-470-9841 lattice@macnica.co.jp



ecStar 2. Lattice isp LEVER Design Flow p a n m



0

3. ispLEVER起動

ispLEVERを起動させます。 1. スタートメニューより、 [プログラム]

[Lattice Semiconductor]

[ispLEVER]を実行します。

THE NEW COLUMN PROPERTY.	Cotions Tools Wedge Help	(XIDIA)	
	1 mm ++ + 1	9 9 W dynam o v R L 20	
Derves or Project	Parenter for a	AT A TAX NOT THE REAL PROPERTY AND THE REAL	
VHDL Herarchical Design	S Optimization	an Constant	
C DECISION DUCT	Constant Fri Desien	n Long	
d hat her enchand designation	Part/	# Equations	
Bap lev Orbit hierarchi and machine lobal hierarchi	ical,design.vhd() Satel al,design.vhd() Eitar	Course Reference	
a muneral	Film Film	Report SHTML)	
register ed	design vhd? Post-I	Fit Percuts Fit Re-Cooplia	
- Contate Schult (Verarchica)	(designated) 🙀 JEDEC	C Fair	
1929-53 St 164-000-14-00	Tines As	532 Pille radiosia	
	Times	e Pepunt	
	D Report	Tining Simulation Files	
	O Dererute 1	Board-Ievel Shangi Model	
	2 Stang	e Mudel File	
*	11		
Miner LIVER Auto-Bake Lo	og Vile	2	
Starting: "C:\sepTOC	158_1\ispepid\bis\checkis	ni men -err*sutosske err "C:\ispTOUS5_1\ispcpld-config\lo4k ini"'	
Done completed succe	sester14	2	
	100		
		<u>لا</u>	
Automate Log	1.1	ž.	
	1.1	all a	
Automake Log	1•11		
TED, Automate Los /	1.1		
TEL Automate Los /	1.1		
E Freisen Comun. 640	1.1	1 ²	
	1.11	2 Schemeter ANSK Screeks	
Tendy	(Davision #	Edwards Article Sorgelds	
Tendr	Revision	Schemene ANCK Surveiles	
Ready	Revision	Schemens / AHCL Surgers	
Automate Los /	Revision	Schemens / Article Surveys	
n Controls (ON)	Revision	Sciences Antik Surgity []	
n Controls (CIV)	rn Off	مراجع Edwards And South 11	
n Controls (0)) iect Rev01 iett Rev01 Se	Revision m Off t as Active Revision	。 Extenses //HCK Extender 理Tree	
n Controls (ON) ject Rev01 ject Rev02 Build DB Re ject Rev02 Build DB Re	Revision m Off t as Active Revision	Botemarie ANDE Surgeties	
n Controls (ON) ject Rev01 Build_DB Re ject Rev02 Build_DB Re a Gallan Rev	rn Off t as <u>A</u> ctive Revision move Revision	Tree ・ たた しい たたの の 代でできまます	
n Controls (0) iect Rev01 Build_DB Re Build_DB Re Map Rev Map	rn Off t as Active Revision move Revision	Tree ・右クリックでRevision管理をOn,Offできます	. 0
In Controls (ON) iect Rev01 Build_DB Re Build_DB Re Build_DB Re Controls Rev02 Controls Rev03 Controls Rev03 Controls Rev03 Controls Rev04 Controls	Revision m Off t as Active Revision imove Revision incking View	Tree ・右クリックでRevision管理をOn,Offできます ・新しくコンパイルする度にRevisionが変わり	
n Controls (ON) ject Rev01 Build_DB Re ject Rev02 Build_DB Re Build_DB Re Map Rev Map	rn Off t as Active Revision imove Revision incking View	Tree ・右クリックでRevision管理をOn,Offできます ・新しくコンパイルする度にRevisonが変わりま	。 す
n Controls (ON) iect Rev01 Build DB Re Build DB Re Build DB Re Plac Do Map Rev Plac Map Rev Build DB Re Plac Do	rn Off t as Active Revision imove Revision incking View apperty	Tree ・右クリックでRevision管理をOn,Offできます ・新しくコンパイルする度にRevisonが変わりま 以前のRevisonに戻す際には該当するRevi	。 ます ison ³

クリックしてください。

2. [File] [New Project]を選択して、新規プロジェクトを 作成します。



新規以外のプロジェクトの場合は、Open Project を 選択してください。



8

-

Ξ

🖌 🥘 Place&Route Rev01

Build DB Rev03

📉 Map Rev01 🖊 🔄 Place&Route Rev01

IecStar 3.1 新規プロジェクトの作成

新規プロジェクトの作成を行う前に、"新しいフォルダ"を必ず作成してください!

1. 任意のドライブを表示させ、フォルダの新規作成アイコンをクリックします。



Bringing the Best Together

Semiconductor Corporation

ecstar 3.2 ターゲットデバイスの選択

新規プロジェクトで用いるターゲットデバイスを選択します。2.元々あるソースをインポートします。 (必要なければしなくて良い)



TecStar 3.3 デザインエントリー

新規プロジェクトのエントリーをします(今回はVHDLで行ないます)

1. Project Navigatorから[Source] [New]を選択します。

New Source: (Schematic/VHDL) X 🛑 ispLEVER Project Navigator - [C:¥Aoyama¥test¥manual¥sample.syn] New: Source Process Options Tools Window Help File <u>V</u>iew OK ABEL Test Vectors New. 🗅 🚅 🖡 Schematic Cancel 新規作成時は[New]を選択して下さい。 Import. User Document Sources in I VHDL Module 🖻 Untitled 📉 Constraint Editor VHDL Test Bench Remove - 🧰 Docur Waveform Stimulus 既にソースが作成済みの場合は、 **VHDL Module**を選択 LC4032B-Strategy [Import...]を選択してください。 Help 🖹 Fitter Report 3. 表示されたダイアログボックスの各項目 プロジェクトからソースを外したいときに は[Remove]を選択してください。 を入力してOKをクリックします。 この作業ではフォルダ内からファイル New VHDL Source X は削除されません。 ispLEVER Auto-Make Lo File Name: Entity Starting: 'C:\ispTOOLS\ispcpld\bin\checkini.ex 入力参考例 Architecture: File Name counter Port Name MSB LSB Direction Entity counter * Importの場合は使用したいファイルを選択します。 Architecture : behavioral Import File: (Schematic/ABEL) ? × ファイルの場所①: 👻 🄄 🖻 🖛 🗋 suport **ABEL Test Vectors** ABEL HDL のシミュレーション記述 🚞 desital SBID **ABEL HDL Module** ABEL HDL のソース 🛅 glory itoure MODEM User Document コメント等のオプション機能 🛅 MPU5 2 Schematic 回路図エディタ omron Þ D PL196 Waveform Stimulus 波形シミュレーション Cancel Browse... Verilog Module Verilog HDL のソース ファイル名(N) 厭(◎) Verilog Test Fixture Verilog HDL のシミュレーション記述 ファイルの種類(工): Sources (txt;sch;abl;...] キャンセル • **VHDL Module** VHDL のソース VHDL のシミュレーション記述 VHDL Test Bench 選択できるファイルタイプは、プロジェクトタイプにより変わります。

2. VHDL Moduleを選択し、OKをクリックします。

ispLEVER_CLASIC Startup_for_MACH4000_Rev01.ppt Page: 8 Sep. 2008

Bringing the Best Together

Semiconducto Corporation



ソースファイルを作成します(簡単な4ビットのアップ/ダウンカウンタを作成しましょう)

1. 前ページで入力した項目が記載されたテキストエディタが開きます。 入力するサンプルソースは次ページ以降を参照してください。

Text Editor - [counter.vhd] Eile Edit View Templates Tools Options Window Help Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee std_logic_unsigned all:				
entity counter is end;	Saveアイコンを選択 して保存してください		Text Editor - [counter.vhd] <u>File E</u> dit <u>V</u> iew Templates	s
architecture behavioral of counter is begin	もしくは	C	<u>N</u> ew Ctrl+N Open Ctrl+O	I
end behavioral;	[File] [Save] を選択 して保存してください	lif use ent enc	Close Clos <u>e</u> All Save Ctrl+S Save <u>A</u> s Save All	4
		arc beg enc	Insert Write Na <u>m</u> e	L
Ln 1 Col 1 14 WR Rec Off No Wrap DOS INS Doc	sument: 1 of 1		Print CtrI+P Print Setup	



ecstar 3.4 サンプルソース(4bitアップダウンカウンタ)

library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;					
entity counte port(end;	er is clk rst c_en up_dw count	:in std_logic :in std_logic :in std_logic :in std_logic :out std_logic	c_vector(3 downto 0));	"port"でピン定義をします	
architecture	behavioral of	counter is		architecture以下にPLDの	
1	signal n_count:std_logic_vector(3 downto 0);			動作を記述します 内部ノードを設定します	
process(cll	k,rst)				
begin	if(rst='1')the	n "0000".	リセット条件(High active)		
	n_count <= "0000"; elsif(clk 'event and clk ='1')then if (c_en = '1') then if(up_dw ='1')then n_count <= n_count + 1;		クロックの立ち上がり動作 クロックイネーブルで動作 アップ / ダウン信号で動作 カウントアップ		
			n_count <= n_count - 1;	カウントダウン	
	and if:	end if;			
end proces	end II, ss;			ピンルー山もします	
end;	count <= n_	count;		ビノに山刀しま 9	

入力が終了しましたら前ページを参考に保存して下さい。



3.5 回路図の作成 (言語のみの設計の場合は16ページへ)

前のページで作成したVHDLソースをトップの階層で回路図としてシンボル登録します

1. Project Navigatorから[Source] [New]を選択します。



3. 表示されたダイアログボックスのファイル 名を入力してOKをクリックします。



2. Schematicを選択し、OKをクリックします。

New Source: (Schematic/VHDL)	×
New:	ОК
ABEL Test vectors Schematic User Document VHDL Module	Cancel
VHDL Test Bench Waveform Stimulus	Schematic を選択
	Help

4. 以下のような回路図エディタが開きます。





TecStar 3.5 回路図の作成

実際にシンボルブロックの登録作業を行ないます

1. メニューバーから[Add] [New Block Symbol...]を選択します。

2. 以下のようなウィンドウが開きます。





回路図エディタを使って回路設計を行ないます

1. 前ページの方法で作ったシンボルがエディタ上に表示されます。



Corporation Bringing the Best Together

Semiconducto

2. エディタでの作業に用いるツールバーの

lecStar 3.5 ツールバーの説明

ツールバーの機能説明をします



Bringing the Best Together

Semiconducto Corporation

2011 3.5 回路図の配線/信号名をつける(回路図設計の完了)

回路図作成作業を完了します

- 1. 前ページで説明したツールバー機能を使って以下のように 設計を完成させます。
- 2. 作成した回路図を保存し、エディタを閉じて ください。

Bringing the Best Together



ispLEVER_ CLASIC Startup_for_MACH4000_Rev01.ppt Page: 15 Sep. 2008



ソースファイルをコンパイルします(ソースのチェックを行ないます)

1. Fit Designをダブルクリック。もしくはハイライト 表示して、Startボタンをクリックしてください。

🛑 ispLEVER Project Navigator - [C:¥Aoyama¥test¥manual¥sample.syn] - 🗆 🗵 , Automake Log / File View Source Process Options Tools Window Help 🗋 🧀 🔛 Normal 🔻 🕸 👗 😭 🔲 🤋 📢 🜃 🥌 🖬 🔀 Update: Fit Design (12% Finished) \mathcal{D} *च* Sources in Project Processes for current source 🖪 Untitled 😋 Update All Schematic Files 💐 Constraint Editor 🛅 Documents LC4032B-25T44C 😋 Fit Design 🖃 🕑 top (top.sch) re-Fit Equations spLEVER Process X 🚺 counter (counter.vhd) Signal Cross Reference Fitter Report The process "Fit Design" updated successfully, (i) Postbut warnings were generated. The auto-make log ダブルクリック! Processes for current source: will be displayed in the Output Panel or ispLEVER Report Viewer. K Post-🞧 Update All Schematic Files 📉 Timine A 🗮 Konstraint Editor ΰÖΚ. Generate もしくは Ð 🖹 Repo Start Generate Force 🛑 ispLEVER Project Navigator - [C:¥Aoyama¥test¥ 右クリックで表示されるウィ Force One Level File View Source Process Options Help Window 🗅 😂 🖪 🈂 🛎 😭 🔲 💡 📢 🗱 🗢 M 🔛 ンドウから[Start]を選択して View ≚ ispLE Sources in Project Processes for current source: 📋 Untitled Q Update All Schematic Files ください × 👗 Stop Documents LC4032B-25T44C Upda Fit Design Tim top (top.sch) Pre-Fit Equations Properties Starting: 'C:\ispTOOLS\ispcpld\bin\sch2jł 🖸 Ger Signal Cross Reference Fitter Report 📄 Report File HTML Fitter Report Post-Fit Pinouts Automake Log 🞧 Generate Board-level Stamp Model 🔨 Post-Fit Re-Compile 📄 Stamp Model File 🔨 Timing Analysis Readv Generate Timing Simulation Files 📔 Stamp Model Data File Report File Generate Board-level Stamp Model Stamp Model File (チェックマークの意味) エラーがなければチェック Stamp Model Data File マークがつきます C / コンパイル成功です(エラーはありません) umber of logic pterms : 9 \\ispTOOLS\ispcpld\bin\prefit.exe complete - Time 0 seconds 7 コンパイル成功です(ワーニングがあります) Done: completed successfully Starting: 'C:\ispTOOLS\ispcpld\bin\lpf4k.exe @"sample.RS1"' \mathbf{X} Project 'sample' was Fitted Successfully! コンパイルエラーです(ログを確認して下さい) Done: completed successfully Starting: 'C:\ispTOOLS\ispcpld\bin\synsyf.exe "C:\ISPTOOLS\ISPVMSYSTEM\syf.exe" sample sample 記述したソースに文法的な誤りがあるかどうかをチェックします。 Done: completed successfully エラーが発生した場合はもう一度記述等を確認してください。 Automake Log NUM Ready 文法エラーの場合は、ログのエラー勧告個所をダブルクリック するとソース上のエラー個所にジャンプします。

[®]Fit Designaにより論理合成からFitting(書き込み用ファイル生成)まで完了します。



ispLEVER CLASIC Startup for MACH4000 Rev01.ppt Page: 16 Sep. 2008

2. コンパイルが始まります。



- 🗆 ×

۰Ē

TecStar 4.1 論理合成ツールについて

論理合成を行います。

Lattice社のispLEVERでは、Synplicity社の論理合成ツールSynplify proがバンドルされています。

1. Project NavigatorのPricesses for current source画面の『Synplify Synthesize VHDL File』 で論理合成を行えます。

ダブルクリックした後、バックグランドでSynplifyが起動し論理合成を行います。

チェックがついたら論理合成は完了です。

記述ミスの場合はlogファイル内に赤字で表示されているエラーメッセージをダブルクリックすることで、

ソース内の該当箇所付近にとぶことが出来ます。



Semiconducto Corporation

論理合成する前にオプション設定を行うことができます。

0





	Constraint Name	Constraint Value	
1	Max_area	32	
2	Logic_reduction	Yes	
3	Dt_synthesis	Yes	
4	Xor_synthesis	Yes	
5	Node_collapse	Yes	
6	Nodes_collapsing_mode	Fmax	
7	Fmax_logic_level	1	
8	Max_pterm_collapse	16	
9	Max_fanin	24	
10	Max_pterm_split	80	
11	Max_fanin_limit	28	
12	Max_pterm_limit	80	
13	Clock_enable_optimization	Keep_all	
14	Logic_optimization_effort	2	

Max_area

PT(プロダクトターム)の接続本数に制約をかけます。 数値を小さくするとPTの使用率が削減されますが、 Logic LEVELが増加しFmaxの特性が悪くなります。

Logic_reduction (Yes / No)

冗長回路を削減し、インプリメントします。使用リソースの削減に効果が あります。

Dt_synthesis (Yes / No)

D-FF、T-FFを使用し、積数項が最小になるようにインプリメントします。 使用リソースの削減に効果があります。"No"に設定した場合、D-FFの みの使用となります。

Xor_synthesis (Yes / No)

マクロセル内のXORリソースを優先的に使用します。"No"の場合、積項 でXORを生成します。

Nodes_conllapse (Yes / No)

レジスタと出力ピン間の無駄なノードを削減し、Fmaxの向上、ロジック リソースの削減を行います。Node_collapsing_modeの設定によって論理 合成の結果が変わります。

Nodes_collapsing_mode (Speed / Area / Fmax)

- Speed・・設定された積項数の制限値までなら内部ノードを削減します。 Tpd、Tco、Fmaxが向上される傾向があります。
- Area ・・・ロジックリソース使用効率が向上されるように論理合成を行い ます。リソース不足の際に効果がありますが、スピードの特性が 悪くなる傾向があります。

Fmax ・・・ で設定されたロジックレベルに応じて論理合成を行います。



	Constraint Name	Constraint Value	
1	Max_area	32	
2	Logic_reduction	Yes	
3	Dt_synthesis	Yes	
4	Xor_synthesis	Yes	
5	Node_collapse	Yes	
6	Nodes_collapsing_mode	Fmax	
7	Fmax_logic_level	1	
8	Max_pterm_collapse	16	
9	Max_fanin	24	
10	Max_pterm_split	80	
10 11	Max_pterm_split Max_fanin_limit	80 28	
10 11 12	Max_pterm_split Max_fanin_limit Max_pterm_limit	80 28 80	
10 11 12 13	Max_pterm_split Max_fanin_limit Max_pterm_limit Clock_enable_optimization	80 28 80 Keep_all	

Fmax_logic_level

設定されたロジックレベルで論理合成を行います。ロジックレベルが大きく なるとスピードの特性が悪くなります。(Nodes_collapsing_modeをFmaxに 設定した場合のみ有効)

Max_pterm_collapse

PTの接続本数制限を設定します。本数を増やすとマクロセルの使用率を 削減し、スピードを向上する傾向があります。(Nodes_collapsing_modeを SpeedかAreaに設定した場合のみ有効)

Max_fanin

ノードの入力本数制限を設定します。本数を減らすとマクロセルの使用率、 スピード特性が共に悪くなる傾向があります。(Nodes_collapsing_modeを SpeedかAreaに設定した場合のみ有効)

Max_pterm_split

PTの接続本数制限を設定します。制限本数を超えたPTに関しては別の マクロセルに分割されます。(Nodes_collapsing_modeをSpeedかAreaに 設定した場合のみ有効)

Max_fanin_limit

ノードの入力本数制限を設定します。本数を減らすとマクロセルの使用率、 スピード特性が共に悪くなる傾向があります。(Nodes_collapsing_modeを Fmaxに設定した場合のみ有効)

Max_pterm_limit

PTの接続本数制限を設定します。制限本数を超えたPTに関しては別の マクロセルに分割されます。(Nodes_collapsing_modeをFmaxに設定した 場合のみ有効)



	Constraint Name	Constraint Value
1	Max_area	32
2	Logic_reduction	Yes
3	Dt_synthesis	Yes
4	Xor_synthesis	Yes
5	Node_collapse	Yes
6	Nodes_collapsing_mode	Fmax
7	Fmax_logic_level	1
8	Max_pterm_collapse	16
9	Max_fanin	24
10	Max_pterm_split	80
11	Max_fanin_limit	28
12	Max_pterm_limit	80
13	Clock_enable_optimization	Keep_all
14	Logic_optimization_effort	2

Clock_enable_optimizations(Warp_all / Warp_all_opt / Keep_all / Auto)

Warp_all	・・・CLK_ENをD入力ポートで生成します。
Warp_all_opt	···CLK_ENをD入力ポートに生成、もしくはD入力ポートに
	最適化します。
Keep_all	・・・CLK_ENを保持します。
Auto	・・・CLK ENの保持、最適化をツールが決定します。

Logic_optimization_effort

論理合成のレベルを設定します。数字を大きくするほど、内部ノードの削減が 見込めます。



ICCStar 5. ピン固定 (Package Viewを用いた設定)

コンストレント・エディタを使ってピン固定を行ないます 1. デバイス名をハイライトして、画面右のConstraint Editorを ダブルクリックしてください。



5.1 ピン固定 (Location Assignmentを用いた設定)

メニューリストからLocation Assignmentを選択します

m



ecstar 5.2 ピン固定 (Compile後できる便利な設定)

一度ピンフリーでコンパイルした結果を反映することが可能です

- 1. コンパイルが終了した段階で、[Tools] [Backannotate Project Assignment]を選 択して下さい。
- 2. Backannotationタグにある[Pin Assignments] にチェックをして[Apply] を押します。



3. Constraint Editorを開き(起動方法はP.18参照)、ピン番号が書かれている部分を ハイライトもしくはダブルクリックして、固定したい番号を上書きします。

Constraint Edito	Attrib Attrib	[C:¥semi¥tool ute <u>D</u> evice)	VHDL_MACH¥counter	.let]		0		1101 De
E-M counter		Type	Signal/Group Name	Group Members	GLB	Macrocell	Pin	Bank
🕒 🕐 Input Pins	T	Output	count_0_	N/A	A	Any	15	0
Cutput Pir	2	Output	count_1_	N/A	A	Any	10	0
10 114 14613	3	Output	count_2_	N/A	A	Any	8	0
	4	Outp				.	14	0
	5	Input	イライトして	ビン番号を	を上記	書き	3	0
	6	Input	rst	10.75	n	PRIV	16	0
	7	Clock Input	clk	N/A	A	Any	17	0
		Input	up_dw	N/A	A	Any	44	0

 割付したくないピンがある場合は、 右クリックで[Clear Selected]を選 択してください。

Pin	Bank	IO Types	Slew	
15	0	LVTTL	FAS	
10	<u>Clear Selected</u>			
8				
14	Location Assignment			
3	Pin Number			



TecStar 5.3 ピン固定 (回路図上での設定)

回路図エディタ上で実際にピンの配置を行います 1. I/Oパッドを用いてピン固定を行ないます。ツールバーより [Edit Symbol Attribute]を選択して、ピンを固定したいI/O パッドを選択してください。[Pin Number]という項目を選 択して固定したいピン番号を入力しウィンドウを閉じます。



Bringing the Best Together

Corporation

2. 回路図エディタトで固定したピンを実際のコンパ

イルに反映するためには、Project Navigator上で

TecStar 5.4. IOの詳細設定について

IO周りの設定を行います。



Bringing the Best Together

Corporation

Semiconductor

ecStar 5.4. IOの詳細設定について

各項目で以下の設定を行うことができます。

	Constraint Name	Constraint Value
1	Pull	
		04
2	Security	UIT
3	Usercode	
4	Usercode_format	Hex
5	Balanced_partitioning	Yes
6	Zero_hold_time	No
1	Auto_buttering_tor_nign_gib_tanin	on
8	Auto_buffering_for_low_bonded_io	Off
9	Spread_placement	Yes
10	Max_macrocell_percent	100
11	Max_glb_input_percent	100
12	Fitter_effort_level	Low
13	User_max_glb_fanin	36
14	Adjust_input_assignments	Off
15	Svf_erase_program_verify	Off
16	Svf_erase_program_verify_secure	Off
17	Svf_verify_only	Off

Pull (UP / DOWN / HOLD / OFF)

Pull UP ····I/Oピンを内部Pull UPに設定します。 Pull DOWN ···I/Oピンを内部Pull DOWNに設定します。

- Bus HOLD ····I/Oピンを内部HOLDに設定します。最後の値が保持 されます。
- OFF ···OFFに設定します。

MACH4000ZEでは[®]Global Constraints』 ではPull設定項目は表示されません。 [®]Pin Attributes』シート内よりピン毎に設定を行います。 (資料内P.30~P.31[®]ピン属性の設定』をご覧下さい。)

Security (ON / OFF)

書き込みデータの読み出しが出来ないようにセキュリティの設定をします。

Usercode

ユーザーコードをJEDECファイルに追加します。

Usercode_format (Hex / Bin / ASCII / Checksum)

ユーザーコードで使用するコード形式を設定します。

Balanced_partitioning (Yes / No)

デバイス内のパーテーションを設定します。有効の場合、設計回路の論理 合成がデバイスの一箇所に固まる事な〈、効率のよい論理合成を行います。 デバイスの使用率が上がるとパーテーションに納まりきらずワーニングで 強制的にNoに変更されます。

Zero_hold_time (Yes / No)

入力レジスタにZero hold timeヒューズを設定します。入力レジスタのHold が0になります。



ispLEVER_ CLASIC Startup_for_MACH4000_Rev01.ppt Page: 27 Sep. 2008

	Constraint Name	Constraint Value				
1	Pull	Up				
2	Security	Off				
3	Usercode					
4	Usercode_format	Hex				
5	Balanced_partitioning	Yes				
6	Zero_hold_time	No				
7	Auto_buffering_for_high_glb_fanin	Off				
8	Auto_buffering_for_low_bonded_io	Off				
9	Spread_placement	Yes				
10	Max_macrocell_percent	100				
11	Max_glb_input_percent	100				
12	Fitter_effort_level	Low				
13	User_max_glb_fanin	36				
14	Adjust_input_assignments	Off				
15	Svf_erase_program_verify	Off				
16	Svf_erase_program_verify_secure	Off				
17	Svf_verify_only	Off				

Auto_buffering_for_high_glb_fanin (ON / OFF)

自動バッファ追加の設定を行います。AND入力本数が制限値を超えた際 (GLBオーバー)にONに設定するとバッファを追加し、AND入力がGLBに 分散します。

Auto_buffering_for_low_bonded_io (ON / OFF)

自動バッファ追加の設定を行います。入力レジスタが一箇所のGLBに 固まっている際にONに設定するとバッファを追加し、入力レジスタを別の GLBに分散させます。

Spread_placement (Yes / No)

論理合成時のデバイスへのリソースの分散を設定します。Yesの場合、 ロジックはデバイスに均等になるよう分散されます。またデバイスのFitting 率が向上します。Noの場合、ロジックは一箇所に固まり構成されるため、 スピードが向上します。

Max_macrocell_percent

論理合成時に使用するマクロセルの許容範囲を設定します。設定を超えた 場合はエラーが出ます。

Max_glb_input_percent

論理合成時に使用するGLBへの入力本数の許容範囲を設定します。

Fitter_effort_level (Low / Medium / High)

論理合成のレベルを設定します。Highに設定すると論理合成結果が向上する事もあります。



	Constraint Name	Constraint Value				
1	Pull	Up				
2	Security	Off				
3	Usercode					
4	Usercode_format	Hex				
5	Balanced_partitioning	Yes				
6	Zero_hold_time	No				
7	Auto_buffering_for_high_glb_fanin	Off				
8	Auto_buffering_for_low_bonded_io	Off Yes				
9	Spread_placement					
10	Max_macrocell_percent	100				
11	Max_glb_input_percent	100				
12	Fitter_effort_level	Low				
13	User_max_glb_fanin	36				
14	Adjust_input_assignments	Off				
15	Svf_erase_program_verify	Off				
16	Svf_erase_program_verify_secure	Off				
17	Svf_verify_only	Off				

User_max_glb_fanin GLBに入力出来る信号の最大数を設定します。

Adjust_input_assignments (ON / OFF) GLBへの入力信号の分散を設定します。GLBへの入力本数が多い場合、 ONに設定すると固定されていない入力信号が別のGLBに分散されます。

Svf_erase_program_verify (ON / OFF)

SVFファイルにErase、Program、Verifyの設定を行います。JEDECファイル 生成時に生成されるSVFファイルに書き込みオペレーションを指定します。

Svf_erase_program_verify_secure (ON / OFF)

SVFファイルにErase、Program、Verify、Secureの設定を行います。JEDEC ファイル生成時に生成されるSVFファイルに書き込みオペレーションを指定 します。

Svf_verify_only (ON / OFF)

SVFファイルにVerify onlyの設定を行います。JEDECファイル生成時に生成 されるSVFファイルに書き込みオペレーションを指定します。



TecStar 5.5. ピンの属性の設定について







ecstar 5.5. ピンの属性の設定について

この項目では以下の設定を行うことが可能です。

	Туре	Signal/Group Name	Group Members	GLB	Macrocell	Pin	Bank 😓	IO Types	Pull	Slewrate	Input registers	Register powerup
1	Output	DOUT_0_	N/A		N/A			LVCMOS18	DO	FAST	N/A	NONE
2	Out	DOUT_1_	N/A		N/A			LVCMOS18	DO	FAST	N/A	NONE
3	Output	DOUT_2_	N/A		N/A			LVCMOS18	DO	FAST	N/A	NONE
4	Output	DOUT_3_	N/A		N/A			LVCMOS18	DO	FAST	N/A	NONE
5	Cloc	CLK	N/A		N/A			LVCMOS18	DO	N/A	NONE	N/A
6	Input	RST	N/A		N/A			LVCMOS18	DO	N/A	NONE	N/A

Group Members ··· ピンをグループ化させることが出来ます。 ····ピンフリーの際、GLBを指定することが出来ます。 GLB Macrocell ・・・ピンを設定するとマクロセルナンバーが表示されます。 ・・・ピン番号を直接入力出来ます。 Pin ・・バンクを指定出来ます。 Bank ····Type IOレベルを決定することができます。 IO Types Pull ····MACH4000ZEでは、この項目によりピン毎にUP/DOWN/HOLD/OFF (プルアップ/プルダウン/前置保持/未設定)から選択出来ます。 この設定はMACH4000ZEにだけ対応しています。 Slewrate ···スルーレートをFAST/SLOWから選択出来ます。 ・・・INREGを選択することで、マクロセルへの速い入力経路を設定できます。 Input registers これによりセットアップの時間を早く出来ます。 Register powerup · · · NONE/RESET/SETから選択出来ます。 電源がONになったときに自動的にRESETやSETをかけることが出来ます。 ただし、電源の立ち上がり方等の条件によってはリセットされないことが ありますので、必ず外部からリセットをかけれる構造をとることをお勧めします。



6. 再コンパイルとレポートファイルの生成

ピン固定をした状態で再度コンパイルをしてレポートファイルを生成します

1.本資料16ページの要領で再度コンパイルをして下さい。

(a) III





TecStar 7.タイミング解析

タイミング解析を行います。

1. [Timing Analysis]をダブルクリックして下さい。

😓 Performance Analyst - [Untitled - counter] - 🗆 × 🛑 ispLEVER Project Navigator - [C:¥Aoyama¥test¥manual¥sample.syn] <u>File View Preferences Window</u> _ 8 × File View Source Process Options Tools Window Help 製品グレード選択 🖻 日 😂 १ n 🚔 🔲 - 😂 者 😭 🔲 🤶 📢 🗱 🥌 🖬 😪 Data Sheet Version 3.2 LC4032B-10T44I DELAY TABLE Sources in Project: Processes for current source: Operating conditions: LOGIC LE. SOURCE. DESTINA... DELAY (M., 🖻 Untitled DELAY (... 🞧 Update All Schematic Files Industrial 💼 Documents 💐 Constraint Editor c_0_.C c_1_.D 7.95:clk 125.79:clk Speed grade: LC4032B-25T44C 🎦 Fit Design c_2_.D 125.79:clk C_0_.C 7.95:clk -10 🖻 🕑 top (top.sch) Pre-Fit Equations ワースパス c_0_.C c 0 .D 7.95°clk 125.79°clk - 💟 counter (counter.vhd) 🖹 Signal Cross Reference Analysis の DELAYを表示 c_1_.C c_1_.D 7.95:clk 125.79:clk Imax C t00 Fitter Report c_2_.D c_1_.C 7.95:clk C tSU/tH C tOE 125.7° clk HTML Fitter Report C: tPD C tOOE Post-Fit Pinouts c_2_.D 125.79:cl c_2_.C 7.95:clk O tP2P 🔨 Post-Fit Re-Compile Run 🗸 Timing Analysis Options... Generate Timing Simulation Files Display tCYC longer th スピードグレード選択 ダブルクリック! 🖹 Report File 🞧 Generate Board-level Stamp Model Number of Stamp Model File delays タイミング解析結果 ≤ ispLEVER Auto-Make Log File Longest delay (ns) 7.95:clk . . Updating: Timing Analysis to expand path Worst fmax delay Runボタンで解析スタート 125.8 MHz 7.95:clk ワースト値を表示 02:58:21 fmax ClockOfRegister-to-DataOfRegister **fMAX** ・・・クロック最大動作周波数 ・・・セットアップ/ホールドタイム tSU/tH tPD ・・・TPD(ピン間の遅延時間) タイミング解析ツールの優位点 tCO \cdots TCO(p**u**yp to p**u**b) tOE ···OE信号のタイミング(組み合わせOE) ispLEVERにバンドルされているタイミング解析ツールはスピー <u> ドグレードの異なる解析結果を再コンパイルすることなく表示</u> ···OE信号のタイミング(クロックOE) tCOE することができることにあります。是非お試しください。 tP2P ・・・指定したピン間の遅延時間

2. [Performance Analyst]が起動します。



TecStar 8. 波形シミュレーション

最初にシミュレーションに用いる波形を作成します 1. Project Navigatorから[Source] [New...]を選択します。続いて、 表示されたウィンドウから"Waveform Stimulus"を選択しクリッ クします。



Bringing the Best Together

Corporation

Semiconducto

X

OK

Associate Waveform Stimulus

Waveform Stimulus File:



요 🕫 🖸 🖉

50 000

ここを選択してください

 ソースファイルから信号をインポートします
 1. トップソースをハイライトし、右ウインドに表示される [Generate Schematic Symbol] を実行して下さい。
 (階層設計の場合、トップソースについてはモジュールのI/F部分を 管理している*.NAFファイルが自動生成されないため、上記作業によ リファイルを生成する必要があります。下位階層のソース及びスタン ドアローンで設計を行なっている場合にはこの作業は必要ありません)

Waveform Editing Tool - SimCP - SAMPLE <u>File Edit V</u>iew Object <u>T</u>ools <u>O</u>ptions <u>Jump H</u>elp

D

New Wave.

Duplicate

Remove...

Insert Pattern...

Node Parameters...

Show...

Import Wave.



2. [Edit] [Import Wave]を選択してソースファイルで 記述した信号をシミュレーターにインポートします。



ispLEVER_ CLASIC Startup_for_MACH4000_Rev01.ppt Page: 35 Sep. 2008



信号をバスでまとめ、実際に波形を入力します 1. [Edit] [New Wave]を選択して 入力信号をバスで まとめます(入力バス化にはこの作業が必要です!!)。



Bringing the Best Together

×

2. 実際に波形を入力する際には、信号名をハイライト



それでは実際にシミュレーションをしてみましょう 1. シミュレーション波形ファイルをハイライトして右画面の Function Simulationをダブルクリックしてください。

💼 ispLEVER Project Navigator - [C:¥Aoyama¥test¥manual¥sample.syn]

 下図のような画面が表示されたらアイコン クリックしてください。



_ 🗆 🗵

<u>プロジェクトのタイプによって表示されないものもあります。詳細については該当の各マニュア</u>

<u>ルを参照してください。また、上記波形シミュレーション以外(ActiveHDL)も使用可能ですが、</u>

オペレーションについては別途マニュアルを参照してください。



を



表示されたシミュレーション結果を観察してみましょう(信号のバス化)

1. [Edit] [Show]を選択して、"Show Waveform"という **2.** の順番にボタンをクリックしてください。 ウィンドウを表示してください。 [Save]を忘れずに。 _____



TecStar 9. おわりに

以上でispLEVER Clasic 1.2 Startup Manual for Mach 4000は終了です。

より詳細なお問合せ、ご質問等に関しましては、技術サポート貴社担当FAE または下記技術サポート窓口までお気軽にお問い合わせ下さい。

株式会社 マクニカ テクスターカンパニー ラティス製品 技術サポート窓口 電話 045-470-9841/FAX 045-470-9844 Email lattice@macnica.co.jp

URL http://www.tecstar.macnica.co.jp/contact/index.html



Corporation

日付	Revision	Old-page	New-Page	変更内容の概要	更新担当者
2008/10/15	1.0			改訂版	高橋

