



ALTIMA



ELSENA

ALTERA SoC 向け HWLib 構成とサンプルコードについて

2016年8月 Rev.1.2

HWLib の構成 (API が用意される機能)



※SDRAM Ctrl は一部機能の設定用APIのみ提供
 ・ CV/AV Priority, Security Rule 設定用
 ・ Arria10 ... QoS, Firewall 設定用

各構成要素の対応時期 (SoC EDS バージョン)

... ver16.0
 ... 将来のバージョンでサポート

詳細は、SoC EDS 付属のドキュメントを参照ください。


- HWMgr (HWLib API) : <SoC EDS installation directory>lip/altera/hps/altera_hps/doc/hwmgr/html/index.html
- SoCAL : <SoC EDS installation directory>lip/altera/hps/altera_hps/doc/<device_name>/social/html/index.html

<device_name> Cyclone V/Arria V 用 : soc_cv_av
 Arria 10 用 : soc_a10

HWLib API のカバー範囲



Figure 1-2. HPS Block Diagram



- ▶ Hello World のサンプル
 - ◆ Altera-SoCFPGA-HelloWorld-Baremetal-ARMCC.tar.gz
 - ◆ Altera-SoCFPGA-HelloWorld-Baremetal-GNU.tar.gz

- ▶ UART を初期化しターミナルとして動作させるサンプル
 - ◆ Altera-SoCFPGA-HardwareLib-16550-CV-ARMCC.tar.gz
 - ◆ Altera-SoCFPGA-HardwareLib-16550-CV-GNU.tar.gz
 - ◆ 関連 API :
 - UART / Interrupt / etc

- ▶ FPGA のコンフィギュレーション、HPS-FPGA 間のブリッジのマネジメント等を実行するサンプル
 - ◆ Altera-SoCFPGA-HardwareLib-FPGA-CV-ARMCC.tar.gz
 - ◆ Altera-SoCFPGA-HardwareLib-FPGA-CV-GNU.tar.gz
 - ◆ 関連 API :
 - DMA / AXI Bridge / etc

SoC EDS 付属のサンプル (ベアメタル)



- ▶ L2 ECC のサンプル
 - ◆ Altera-SoCFPGA-HardwareLib-ECCL2-CV-ARMCC.tar.gz
 - ◆ Altera-SoCFPGA-HardwareLib-ECCL2-CV-GNU.tar.gz

- ▶ MPL のサンプル
 - ◆ Altera-SoCFPGA-HardwareLib-MPL.tar.gz

- ▶ SPI のサンプル
 - ◆ Altera-SoCFPGA-HardwareLib-SPI-CV-ARMCC.tar.gz
 - ◆ Altera-SoCFPGA-HardwareLib-SPI-CV-GNU.tar.gz

- ▶ Timer のサンプル (Cyclone V SoC 以外に, Arria V, Arria 10 用も付属)
 - ◆ Altera-SoCFPGA-HardwareLib-Timer-A10-ARMCC.tar.gz
 - ◆ Altera-SoCFPGA-HardwareLib-Timer-A10-GNU.tar.gz
 - ◆ Altera-SoCFPGA-HardwareLib-Timer-AV-ARMCC.tar.gz
 - ◆ Altera-SoCFPGA-HardwareLib-Timer-AV-GNU.tar.gz
 - ◆ Altera-SoCFPGA-HardwareLib-Timer-CV-ARMCC.tar.gz
 - ◆ Altera-SoCFPGA-HardwareLib-Timer-CV-GNU.tar.gz

- ▶ SoC EDS 付属のサンプル以外に、アルテラサイト内の「SoC Design Examples」にも多数のサンプルが公開されています。

(Altera Home > Support > Support Resources > Design Examples)

- ◆ <https://www.altera.com/support/support-resources/design-examples.html#soc-design-examples>
- ◆ 参考：2016年7月時点の公開サンプル
 - HPS DMA
 - Error correction code
 - GPIO
 - I2C
 - Quad SPI
 - SD/MMC
 - Timer
 - Unhosted
 - SPI
 - HPS Peripheral Mapping to FPGA
 - Power Optimization
 - HPS-to-FPGA Bridges (for A10 DevKit Rev B.1)
 - Shared Memory Partition

SoC EDS 付属のサンプル (Linux)



- ▶ ARM Development Studio™5 (DS-5™) 向けサンプル
 - ◆ Altera-SoCFPGA-Blinking-LED-Linux-GNU.tar.gz
 - ◆ Altera-SoCFPGA>HelloWorld-Linux-GNU.tar.gz
 - ◆ Altera-SoCFPGA-Push-Button-Linux-GNU.tar.gz
- ▶ その他、Linux 関連の情報は以下を参照
 - ◆ <http://www.rocketboards.org/>



RocketBoards.org

アルティマ/エルセナ が提供する HWLib サンプル集



4 種類の評価ボードに対応したサンプルを用意。

(Helio ボード, Atlas-SoC/DE0-Nano-Soc, Sodia ボード, Cyclone V SoC Development Kit)

- ▶ GPIO
- ▶ Global Timer
- ▶ Clock Manager
- ▶ FPGA Manager
- ▶ Watchdog Timer
- ▶ General Purpose Timer
- ▶ Cache Management
- ▶ Interrupt Controller[SGL]
- ▶ DMA Controller
- ▶ MMU
- ▶ Global Timer を使って時間計測
- ▶ ECC (On-Chip RAM)
- ▶ DMA x ACP
- ▶ Sample Skelton **New**

サンプルの概要

Helio ボードの HPS 用 DIPSW、PUSHSW を入力信号として利用可能となるように GPIO のコンフィギュレーションを行い、各 SW の操作に連動する形で デバッガのコンソール上に GPIO 入力レジスタの値の変化を表示させます。

サンプルで確認する HWLib API カテゴリ

- The General Purpose Input/Output Manager API
 - General-Purpose IO Configuration Functions
 - General-Purpose IO Interrupt Functions
 - General-Purpose IO via Bit Index
 - General-Purpose IO Utility Functions

プロジェクト名 (注1)

SoCFPGA-HWLib-Sample_GPIO

注1：実際のプロジェクト名の終端にはバージョン識別用の文字列（例：“_150_r01”）を付けています。別のサンプルも同様です。

サンプルの概要

Global Timer を動作させ以下の機能の動作を確認します。

- Prescaler の設定に応じて Timer カウンタの周期が変わる事。
- Comparison モードが有効な場合に以下の機能が動作する事。
 - Auto Increment 機能（ Comparison 結果が一致する毎に自動加算される）
 - Global Timer からの割り込み発生（ Comparison 結果が一致する付近で発生）

サンプルで確認する HWLib API カテゴリ

- Global Timer Manager API

プロジェクト名

SoCFPGA-HWLib-Sample_GlobalTimer

サンプルの概要

3種の PLL（ Main PLL, Peripheral PLL, SDRAM PLL ）のコンフィギュレーション情報を取得・表示します。また、Clock Manager から発生する割り込み（3種の PLL の Lock/Unlock ）の発生契機でコンソール表示を行うように対応しています。
他、HPS 用 DIPSW / PUSHSW 契機で、特定の API を試行できるよう実装しています。
（ HPS の Main クロック周波数を変更する処理も確認できます。）

サンプルで確認する HWLib API カテゴリ

- Clock Manager API
 - Clock Manager Status
 - Safe Mode Options
 - PLL Bypass Control
 - Clock Gating Control
 - Clock Source Selection
 - Clock Frequency Control
 - Clock Manager Interrupt Management
 - Clock Group Configuration

プロジェクト名

SoCFPGA-HWLib-Sample_ClockManager

サンプルの概要

Altera SoC EDS 付属のサンプル「Altera-SoCFPGA-HardwareLib-FPGA-CV-GNU.tar.gz」をベースに、付属サンプルでは使用していない HWLib API を追加実装した環境です。

サンプルを実行すると、各種 API が実行され結果が DS-5 のコンソールへ表示されます。また、FPGA コンフィギュレーション処理を含めて各処理に要した処理時間も表示します。

Makefile 内の定義 `USE_DMA` を変更することで、FPGA コンフィギュレーション処理での DMA 利用有無が選択可能です。（`USE_DMA=0`: DMA未使用 / `1`: DMA使用）

サンプルで確認する HWLib API カテゴリ

- FPGA Manager
 - FPGA Manager Status and Control
 - FPGA Configuration
 - FPGA Manager Interrupt Control
 - SoC to FPGA General Purpose I/O Signals

プロジェクト名

Altera-SoCFPGA-HardwareLib-FPGA-CV-GNU_TimeMeas

サンプルの概要

HWLib から参照できる Watchdog Timer 関連レジスタの初期値を全て表示した上で下記の 3 種類の Watchdog を全て起動します。

CPU Private Watchdog Timer (ALT_WDOG_CPU)

L4 Watchdog 0 (ALT_WDOG0)

L4 Watchdog 1 (ALT_WDOG1)

また、Watchdog タイムアウトを契機とする割り込み（3種類）を全て有効に設定し、発生契機でコンソール表示を行うように対応しています。

サンプルで確認する HWLib API カテゴリ

- Watchdog Timer Manager API
 - Watchdog Timer Enable, Disable, Restart, Status
 - Watchdog Timer Counter Configuration
 - Watchdog Timer Interrupt Management
 - Watchdog Timer Miscellaneous Configuration
- Reset Manager
 - Reset Status
 - Reset Control

プロジェクト名

SoCFPGA-HWLib-Sample_WatchDogTimer

サンプルの概要

HWLib から参照できる General Purpose Timer (以下、GPT) 関連レジスタの初期値を全て表示した上で、全ての GPT (下記の4個) を全て起動します。

- OSC1 timer 0 ... osc1_clk で動作する 32bit タイマ (動作クロック固定)
- OSC1 timer 1 ... osc1_clk で動作する 32bit タイマ (動作クロック固定)
- SP timer 0 l4_sp_clkで動作する 32bit タイマ
- SP timer 1 l4_sp_clkで動作する 32bit タイマ

また、各 GPT のタイムアウトを契機とする割り込み (4系統) を全て有効に設定し、発生契機でコンソール表示を行うように対応しています。

サンプルで確認する HWLib API カテゴリ

- General Purpose Timer Manager API
 - Enable, Disable, and Status
 - Counters Interface
 - Interrupts
 - Mode Control

プロジェクト名

SoCFPGA-HWLib-Sample_GeneralPurposeTimer

サンプルの概要

当該カテゴリの全ての API を試行します。

また、Cache の効果を検証するために、要素数 $8194 \times N$ ($1 \sim 8$) の配列を引数として memset 関数および浮動小数点 (float 型) 同士の乗算処理の実行時間を計測・表示させます。

※注意：

本サンプルでは MMU を構成していない為、Cache 有効時の本来の性能は確認できておりません。（HWLib の API 呼び出し動作の確認用としてご利用下さい。）

サンプルで確認する HWLib API カテゴリ

- Cache Management API
 - System Level Cache Management API
 - L1 Cache Management API
 - L2 Cache Management API

プロジェクト名

SoCFPGA-HWLib-Sample_CacheManagement

サンプルの概要

本サンプルでは SGI (Software Generated Interrupt) を動かすための設定を行い、HPS 用 PUSHSW の操作を契機に SGI を発行します。

- PUSHSW1 .. SGI 発行元のコアへ割り込みを通知する。(Core#0宛)
→ Core#0 にて SGI のコールバックが動作。
- PUSHSW2 .. SGI 発行元のコアを除く全コアへ割り込みを通知する。(Core#1宛)
→ Core#1 を動かさないの何も反応しない。
- PUSHSW3 .. SGI 発行元のコアを含む全コアへ割り込みを通知する。(Core#0,#1宛)
→ Core#0 のみコールバックが動作。Core#1 は無反応。

SGI のコールバック関数が動作すると、DS-5 のアプリケーション・コンソールにメッセージが表示されます。

サンプルで確認する HWLib API カテゴリ

- Interrupt Controller Low-Level API [Secure]
 - Interrupt Controller Global Interface [Secure]
 - Interrupt Controller Distributor Interface [Secure]
 - Software Generated Interrupts [Secure]
 - Interrupt Controller CPU Interface [Secure]
 - Interrupt Service Routine [Secure]
 - Interrupt Utility Functions [Secure]

プロジェクト名

SoCFPGA-HWLib-Sample_InterruptControllerSGI

サンプルの概要

HWLib で用意される下記の API を利用して DMA 転送を試すサンプルです。

- alt_dma_memory_to_memory()
- alt_dma_zero_to_memory()
- alt_dma_memory_to_register()
- alt_dma_register_to_memory()

転送結果の確認は、デバッガを F9 でブレイクさせた上でメモリビュー上のデータを確認します。DMA 転送パラメータは、全 8CH 分をテーブルとして定義しているため、テーブル書き換える事でアドレス/サイズを変更してテストできます。

サンプルで確認する HWLib API カテゴリ

- DMA Controller API
 - DMA API for Configuration, Control, and Status
 - DMA API for Standard Operations
- DMA Controller Programming API
- Address Space Manager
 - Address Space Mapping Control
 - L2 Cache Address Filter
 - ACP Memory Coherence and ID Mapping

プロジェクト名

SoCFPGA-HWLib-Sample_DMAController

サンプルの概要

下記のメモリ配置となるように MMU を構成するサンプルです。

- [0] SDRAM PA:0x00000000~0x003FFFFFF <--> VA:0x00000000~0x003FFFFFF (PA=VA)
- [1] SDRAM2 PA:0x00800000~0x00BFFFFFF <--> VA:0x00400000~0x007FFFFFF (PA≠VA)
- [2] SDRAM3 PA:0x02000000~0x03FFFFFF <--> VA:0x02000000~0x03FFFFFF (PA=VA)
- [3] HPS2FPGA PA:0xC0000000~0xFBFFFFFF <--> VA:0xC0000000~0xFBFFFFFF (PA=VA)
- [4] LW_HPS2FPGA . PA:0xFF200000~0xFF3FFFFFF <--> VA:0xFF200000~0xFF3FFFFFF (PA=VA)
- [5] PERIPHERALS PA:0xFF400000~0xFFEFFFFFF <--> VA:0xFF400000~0xFFEFFFFFF (PA=VA)
- [6] BOOTROM PA:0xFFFFD0000~0xFFFFDFFFF <--> VA:0xFFFFD0000~0xFFFFDFFFF (PA=VA)
- [7] MPUSCU PA:0xFFFFEC000~0xFFFFEDFFF <--> VA:0xFFFFEC000~0xFFFFEDFFF (PA=VA)
- [8] MPUL2 PA:0xFFFFEE000~0xFFFFEEFFF <--> VA:0xFFFFEE000~0xFFFFEEFFF (PA=VA)
- [9] ONCHIPRAM PA:0xFFFFF0000~0xFFFFFFF <--> VA:0xFFFFF0000~0xFFFFFFF (PA=VA)

Running (F8) した状態で、PUSHSW / DIPSW を操作して MMU の設定を変更。
 Break (F9) してメモリビューを参照することで MMU の動作を確認します。
 (PUSHSW1 を契機に、Translation Table を書き換えも試行できます。)

サンプルで確認する HWLib API カテゴリ

- MMU Management API
 - MMU Management
 - MMU Virtual Address Space Creation

プロジェクト名

SoCFPGA-HWLib-Sample_MMU

Global Timerを使って時間計測



サンプルの概要

HWLib の The Global Timer Manager API を用いて、処理時間計測の仕組みを実装したサンプルプログラム。

下記のソース/ヘッダファイルを別のプロジェクトに追加することで同様の仕組みで処理時間を計測することができます。

- util_time_measurement.c
- util_time_measurement.h

サンプルで確認する HWLib API カテゴリ

該当なし（Global Timer 他、各種 API は利用します）

プロジェクト名

SoCFPGA-HWLib-Sample_TimeMeasurement

ECC (On-Chip RAM)



サンプルの概要

On-Chip RAM の ECC 機能について、HWLib を利用して以下の動作を確認します。

- ECC エラーインジェクション
- ECC 割り込みの発生
- ECC エラー時の読み出しデータ（メモリチェック）
- Cache 有効/無効による ECC 動作の違い

サンプルで確認する HWLib API カテゴリ

- Error Correcting Code (ECC) Management

プロジェクト名

SoCFPGA-HWLib-Sample_ECC_onchipRAM

サンプルの概要

HPS 内蔵 DMA (DMA-330) を使って、メモリ to メモリの DMA 転送を行うサンプルです。本サンプルでは MMU および L1, L2 キャッシュ、ならびに ACP ポートを有効化した環境下で転送を行います。

Helio ボードのスイッチ操作により下記のオプションが選択可能となっています。

- ・ Cache メンテナンス操作の ON/OFF
- ・ ACP ポート利用の ON/OFF

上記のオプション選択と合わせて、キャッシュ有効の環境下における DMA 転送動作の検証が可能となるように、DMA 転送時間、転送データのベリファイ結果の表示も行います。

サンプルで確認する HWLib API カテゴリ

該当なし (ACP の検証を目的とする)

プロジェクト名

SoCFPGA-HWLib-Sample_DMAxACP

サンプルの概要

サンプル集に含まれる各プロジェクトから参照する以下の共有リソースを含みます。

- FPGA コンフィギュレーションデータ (.sof)
- FPGA 側のデザイン情報 (.sopcinfo)
- Preloader

※共有リソースを含むため、他のサンプルを利用する場合でも、必ず本プロジェクトを DS-5 のワークスペースにインポートする必要があります。


※MMU,Cache の設定、時間計測用 Timer の起動、評価ボードのスイッチ操作検出など、評価ボード上で検証を行う際に役立つ基本的な処理を実装しています。本プロジェクトをコピーする事で、検証用のプログラムを作成する際の雛形としてご利用頂けます。

サンプルで確認する HWLib API カテゴリ

該当なし (MMU, Cache, Timer, GPIO など基本的な処理を一通り含みます)

プロジェクト名

CommonResources__Sample_Skelton



ALTIMA



ELSENA



サンプルコード公開サイトのご紹介


アルティマ オリジナル FPGA/CPLD 情報サイト



FPGA の新しい入口 <http://www.altima.jp>

製品情報サイト「FPGA2.0」

技術情報サイト
「アルティマ技術データベース」



アルテラ製品、パートナー製品選びに！

アルティマ オリジナル
日本語資料で分かり易く！

※ (株) エルセナからご購入のお客様は、エルセナのテクニカル・データベースをご利用ください。

エルセナ オリジナル FPGA/CPLD 情報サイト



FPGA の新しい入口 <http://www.elsena.co.jp/elspear/index.html>

製品情報サイト「**elspear**」

elspear FPGA/CPLD、アナログ、エルセナ取扱製品 技術情報サイト elspear - エルセナ
株式会社エルセナが運営するサイトです。 ▶ ELSENA サイトに戻る ▶ 会社案内 ▶ elspearとは? 検索

HOME 商品を探す 技術情報 セミナーワークショップ お問い合わせ

価値ある情報と
確かな技術で
お客様の成功をサポートします。 Value Creator, ELSENA

ALTEGRA ANALOG DEVICES オリジナル開発ボード 受託開発

FPGA・アナログ関連 セミナーイベント

- 2016/7/8 ▶ 2016年8月19日(金)低消費電力マイコン EFM32 ハンズオンワークショップ 受付中!
- 2016/7/8 ▶ 2016年10月20日(木) Nios II 入門編トライアル 申込受付中!
- 2016/7/6 ▶ 2016年9月18日(金) Quartus Prime 入門編トライアル 申込受付中!
- 2016/7/4 ▶ 【Analog devices】毎年好評の“アナログ技術セミナー”を今年も開催!
- 2016/6/28 ▶ 2016年9月1日(木)、2日(金) 大好評! SoC FPGA 総込み Linux 2日間 集中セミナー 追加開催決定!
- 2016/6/15 ▶ 【追加開催!】カスタムマイコン設計トライアル ~MAX 10 FPGA を使った組み込み設計を体験! ~ (無料)
- 2016/6/1 ▶ アルテラ SoC スタートアップトライアル(無料)追加開催決定!

What's New

- 2016/7/27 ▶ 最終回! 『SoC Linux 道場【其ノノ】 ネットワークアプリでの制御 PWN 』公開! ETSi にログインしてください。
- 2016/7/27 ▶ 『SoC Linux 道場【其ノ参】 クロスコンパイラのインストールとコンパイル』公開! ETSi にログインしてください。
- 2016/7/27 ▶ 『SoC Linux 道場【其ノ四】 GNU アプリケーションのコンパイル』公開! ETSi にログイン


お問い合わせ
お電話にお問合せください。
03-3345-6107 でも受付中!

サポート
お客様の課題解決に向けたサポートは、こちらをご覧ください。

セミナー・ワークショップ
FPGA/アナログセミナー開催! ご参加お待ちしております。

メルマガ
Mail magazine
FPGA/アナログ関連のセミナー情報や半導体、電子部品、産業機器関連などお客様のお役に立てるような最新情報をお届けします。

検証の部屋
ELSENA laboratories
評価ボードをメインにエルセナエンジニアが実機検証し、結果をわかりやすく解説



技術情報サイト「**ETS**」

ALTEGRA - Microsoft Internet Explorer

ファイル(F) 編集(E) 表示(V) お気に入り(I) ツール(T) ヘルプ(H)

戻る 検索 お気に入り

アドレス(A) <https://www.elsena.co.jp/elspear/members/altera/>

ETS ELSENA TECHNICAL SOLUTION

FPGA/CPLD、アナログ関連の技術資料、FAQ で今すぐ解決! - ETS -

ALTEGRA 技術サポート受付 Technical Support

セミナー・ワークショップ Seminar Workshop

ETSについて/使い方 About ETS

アクセス TOP5

- 1 Cyclone III デバイスにおいて、未使用の CLK ピンなど入力専用ピンの処理方法を教えてください。
- 2 Cyclone III の I/O に 3.3V の入力信号を接続します。Application Notes 447 を参照していますが、なぜこのような制限/注意事項があるのでしょうか?
- 3 エルセナ資料: Quartus II - Logic Analyzer Interface クイックガイド Ver9.0
- 4 ALTPLL を MegaWizard Plug-In Manager で生成する際、Bandwidth 機能と Spread spectrum clocking 機能を設定することは可能でしょうか?
- 5 ALT_PLL の Mega Function 上の areaset 入力はそのような場合に必要でしょうか?

おすすめ 新着情報

- ▶ 【スペシャリストコラム 特別号】 SSTL の豆知識 (2) を公開!
- ▶ 【最新記事】 ショート・オンラインセミナー オープンしました! 2~3分程度で製品のメニューシミュレーションを紹介!
- ▶ エルセナ オリジナルセミナー 7~9月開催日程を公開しました!
- ▶ OTHERSのFAQにSignal Integrity情報を多数掲載中
- ▶ すべてのバンド幅のために「ムーアの法則」を超えて

アルテラ 日本語オリジナル資料

- 2010/05/07 ▶ エルセナ資料: 総合目録 Ver.38
- 2010/05/06 ▶ エルセナ資料: Quartus II はじめてガイド - シミュレーション方法 Ver.9.1
- 2010/05/06 ▶ エルセナ資料: Quartus II クイックスタートガイド Ver.9.1
- 2010/03/25 ▶ エルセナ資料: Assignment Editor の使い方 Ver.9.1
- 2010/03/25 ▶ エルセナ資料: PCI Express Compiler ユーザガイド シミュレーション編

アルテラ FAQ

- 2010/05/31 ▶ Quartus II の未使用ピンの設定で "As output driving ground" を選択した場合、基板上でどのような処理をすれば良いですか?
- 2010/05/31 ▶ VREF ピンは、ユーザ I/O ピンとして使用できますか?
- 2010/05/31 ▶ 出力ピンのドライブ電流はどのように設定しますか?
- 2010/05/31 ▶ タイミング検証を行っています。クロック (cc) アウトプット (co) またはセットアップタイム (tsu) のパラメータを設定する方法はありますか?
- 2010/05/31 ▶ Timing Analyzer (Classic および TimeQuest) で、遅延の最小値 (minimum)、標準値 (typical)、最大値 (maximum) を解析することはできますか?

アルテラ 資料 FAQ の選択 & 検索

ソフトウェア IP

機能 デバイス

ALTERA ANALOG DEVICES OTHERS

検索 検索ヘルプ

ALTEGRA テクニカル詳細検索

ユーザー情報変更

インターネット

アルテラ製品、パートナー製品選びに!

エルセナ オリジナル
日本語資料で分かり易く!

※ (株) アルティマからご購入のお客様は、アルティマのテクニカル・データベースをご利用ください。

Revision	年月	概要
1	2015年7月	初版
1.1	2016年3月	最新ツール(SoC EDS v15.1)向けにメンテナンス ・アルテラの公開サンプルの一覧を最新の内容にメンテナンス ・ALT/ELS公開サンプルのメンテナンス実施(レジスタ定義ファイルの読み込み等の改善を実施)
1.2	2016年8月	最新ツール(SoC EDS v16.0)向けにメンテナンス ・HWLib の構成 (API が用意される機能) を最新の内容にメンテナンス ・アルテラの公開サンプルの一覧を最新の内容にメンテナンス ・ALT/ELS公開サンプルのメンテナンス実施 - Helio以外の評価ボードに対応 (Atlas-SoC, Sodiaボード, Cyclone V SoC DevKit) - 雛形プロジェクトを追加 (各プロジェクトの共有リソース格納場所を兼ねる)

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
2. 本資料は予告なく変更することがあります。
3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。
 株式会社アルティマ ホームページ: <http://www.altima.co.jp> 技術情報サイト アルティマ技術データベース: <https://www.altima.jp/members/index.cfm>
 株式会社エルセナ ホームページ: <http://www.elsenaco.jp> 技術情報サイト ETS: <https://www.elsenaco.jp/elspear/members/index.cfm>
4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。