

Nios® II UARTの活用術 DMAとの結合でソフトウェア負荷軽減

Ver.17.1



Nios® II – UART の活用術 DMA との結合でソフトウェアの負荷軽減

<u>目次</u>

1. はじめに	
2. 適用条件	
2-1. 対応バージョン	3
2-2. 検証ハードウェア	3
3. 仕様	
3-1. 機能	3
3-2. UART to Avalon-ST アダプタの使用例	4
4. 実装	
4-1. UART Avalon-ST adapter モジュールの組み込み	6
4-1-1. 状態遷移図	8
4-1-2. レジスタ·マップ	9
4-2. IP Catalog への組み込み1	0
4-3. Nios II システムの作成	0
4-3-1. ベース・プロジェクトの準備	0
4-3-2. Platform Designer の編集	0
4-4. Quartus Prime の編集2	3
4-5. ソフトウェア検証プロジェクトの作成24	4
5. 検証	
5-1. 動作の確認	0
6. 補足	
6-1. 注意事項	1
7. 参考資料	
改版履歴	

1. はじめに

Nios® II による UART 通信を UART Core を使って行う場合、送受信の処理はソフトウェアで行わなければな りません。しかし、UART 通信が頻繁に行われるようなアプリケーションの場合、この送受信処理の負荷が本来 行わなければいけない処理を圧迫したり、受信処理が間に合わず受信データの取りこぼしなどの問題が発生 する場合があります。そこで、送受信処理をハードウェアに実装することで、ソフトウェアによる送受信処理を最 小限に抑え、受信データの取りこぼしなどの問題を解決する手段をご提案します。

本資料は、UART Core に Avalon[®] Streaming Interface (以降、 Avalon-ST)を接続できるアダプタ・モジュールを 作成し、それをどのように構成、制御するかを説明した資料になります。設定済のモジュールやソース・ファイ ルなどをそのまま利用する事で簡単に確認ができますので、下記のサイトから入手してお試しください。

マクニカ・オンライン・サービスへ

2. <u>適用条件</u>

2-1. 対応バージョン

本資料では、下記のツール、バージョンを使用しています。

- X Quartus[®] Prime Standard Edition Version 17.1.1
- X Nios[®] II Software Build Tools for Eclipse Version 17.1.1
- ※ 17.1.1 以外のバージョンでも同様の方法で実装することは可能ですが、一部の機能や操作方法が異な る場合がありますのでご注意ください。

2-2. 検証ハードウェア

• Atlas-SoC Kit (DE0-Nano-SoC Kit)

(FPGA: Cyclone® V SE 5CSEMA4U23C6N)

http://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&No=941&PartNo=4

3. <u>仕様</u>

3-1. 機能

UART Core には Avalon[®] Memory Mapped Interface (以降、Avalon-MM)の Slave ポートが用意されており、 このポートのレジスタにアクセスする事でデータの送受信を行います。本資料では、このレジスタにハードウェア からアクセスし、送信データと受信データを Avalon-ST ポートにストリーム・データとして入出力できるようにする 事で、DMA や FIFO などを利用する事を可能にしています。



3-2. UART to Avalon-ST アダプタの使用例

本資料で作成するアダプタ・コアは、Nios[®] II の動作環境に加え、UART Core (以降、UART)および Modular Scatter-Gather DMA Core (以降、mSGDMA)、On-Chip Memory (RAM and ROM) Core (以降、On-Chip RAM)の3 つで、Platform Designer 上に実装します。



※ UART からの txd および rxd は I/O Pin に接続し、基板の外でジャンパ線等で繋ぐようにし、このジャン パ線を切断する事でエラー発生時の動作が確認できるようにしています。 I/O ポートに接続する際の前項の回路を Verilog-HDL で記載した例です。



Platform Designer で接続した例です。詳細については次章以降で説明しています。





4. <u>実装</u>

4-1. UART Avalon-ST adapter モジュールの組み込み

```
UART Avalon-ST Adapter のサンプル・コードを下記に示します。
```

```
module uart_avst_adapter
⊡#(
                                                                  // Avalon-ST Data bit width
// UART module CSR address
          parameter DATA_WIDTH = 8,
parameter SLAVE_ADDRESS = 0
                                                                                                                                                                インターフェースに関しては次の
L)
0(
                                                                                                                                                               章で説明します
                                                                                                            // clock
// reaset_n
          input
                       wire
                                                                         c1k
          input wire
// IN:Avalon-ST Sink
                                                                         reset_n
                                                                                                     ,
                                                                                                            // Sink ready
// Sink valid
// Sink data
          input wire
input wire
input wire [DATA_W:
// OUT:Avalon-ST Source
                                                                         in ready
                                                                         in_valid
in_data
                                      [DATA_WIDTH-1:0]
          input
output
                                                                         out_ready
out_valid
out_data
                                                                                                           // Source ready
// Source valid
// Source data
                        wire
          output wire
// CTL:Avalon-MM
                                      [DATA_WIDTH-1:0]
                                        Master
                                                                                                           // Control port address
// Control port write
// Control port writedata
// Control port read
// Control port readdata
// Control port readdata
          output
                                                                         ctl_address
                                     [31:0]
                       reg
                                                                                                    ,
                                                                         ctl_write
                                                                         ctl_writedata
ctl_read
ctl_readdata
          output
                       reg
reg
wire
                                      [15:0]
                                      [15:0]
           input
          input wire
// CSR:Avalon-MM Slave
input wire [1:0]
                                                                         ctl_waitrequest ,
                                                                                                                Control port wait request
                                                                                                                                                               周期タイマーの初期値
                                                                                                           // Register address
// Register write
// Register writedata
// Register write
// Register writedata
                                                                         csr_address
                                                                                                                                                               clk を INTERVAL で分周したもの
          input wire
input wire
input wire
output reg
                                                                         csr write
                                                                         csr_writedata
csr_read
                                                                                                                                                               がレジスタのポーリング周期とな
                                      [31:0]
                                                                                                                                                               ります
                                                                         csr_readdata
                                     [31:0]
  );
          // Local parameters.
localparam INTERVAL
                                                   = 32'd100; // clk / 100 -
          localparam REG_RX_DATA = 32'h0 + SLAVE_ADDRESS;
localparam REG_TX_DATA = 32'h4 + SLAVE_ADDRESS;
localparam REG_STATUS = 32'h8 + SLAVE_ADDRESS;
                                                                                                                                                               レジスタへのアクセスは、パラメ
                                                   = 4 'd0;
                                                                         // Idle
// Read status register
// Read status register is completed
                                                                                                                                                                  -タの SLAVE ADDRESS を加算し
          localparam ST_IDLE
          localparam ST_RD_REG
localparam ST_RD_CMP
                                                   = 4'd1;
= 4'd2;
                                                                                                                                                               たアドレスとなります
                                                   = 4'd3;
= 4'd4;
= 4'd5;
                                                                        // Receive transmit data from avalon-ST THE
// Write transmit data register
// Wait write latency
          localparam ST_TX_REG
localparam ST_TX_WAIT
localparam ST_TX_CMP
                                                                                                                                                               ステート・マシン・コードの定義
                                                                         // Read receive data register
// wait read latency
// Transmit receive data to avalon-ST source
          localparam ST_RX_REG
localparam ST_RX_WAIT
localparam ST_RX_CMP
                                                   = 4'd6;
= 4'd7;
= 4'd8;
                                                          r_csr_state;
r_csr_timeout;
r_timer;
r_state;
                         [1:0]
           reg
          reg
reg
                        [31:0]
[31:0]
[3:0]
                                                           r_rrdy;
r_tx_data;
r_rx_data;
r_tx_count;
          rea
          reg
                        [DATA_WIDTH-1:0]
[DATA_WIDTH-1:0]
          rea
                         [31:0]
[31:0]
          reg
                                                           r rx count:
          wire
                                                           w_tx_enable;
                                                                                                                                                               CSR の Reg'-0 の Bit-0 が 1 で
                                                           w_rx_enable:
          wire
wire
                                                                                                                                                               Tx 有効、Bit-1 が 1 で Rx 有効
                        [15:0]
[DATA_WIDTH-1:0]
                                                          w_tx_data;
w_rx_data;
          wire
                       in_ready = (r_state == ST_TX_REG)? 1'b1 : 1'b0;
out_valid = ((r_state == ST_RX_CMP) & out_ready)? 1'b1 : 1'b0;
out_data = r_rx_data;
w_tx_enable = r_csr_state[0];
w_rx_enable = r_csr_state[1];
          assign
          assign
                                                                                                                                                               UART の Data Bits が 9-bit の
          assign
assign
                                                                                                                                                               時、Avalon-ST のデータ幅は 16-
                                                                                                                                                               bit となりますが、その場合、デ・
          generate begin
if (DATA_WIDTH > 8) begin
assign w_tx_data = {r_tx_data[7:0], r_tx_data[15:8]}; // write transmit data
assign w_rx_data = {ctl_readdata[7:0], ctl_readdata[15:8]}; // Latch receive data
end else begin
end else begin
                                                                                                                                                               タは Little endian となりますの
                 eise begin
assign w_tx_data = {{(16 - DATA_WIDTH){1'b0}}, r_tx_data}; // write transmit data(7,8-bit)
assign w_rx_data = ctl_readdata[DATA_WIDTH-1:0]; // Latch receive data(7,8-bit)
          end
          end endgenerate
```





4-1-1. 状態遷移図

UART Avalon-ST Adapter の中のステート・マシンの状態遷移を下記に示します。



UART Code レジスタ・マップ



4-1-2. レジスタ・マップ

UART Avalon-ST Adapter のレジスタ・マップを下記に示します。

オフセット	レジスタ名	R/W	ビット・アサイン	使用方法
0	Control	RW	31··2 1 0 Reserved Rx Tx	Bit-0 に 1 を設定すると、送信に本モジュ ールが動作し、0 を設定すると動作を停止 します。 Bit-1 に 1 を設定すると、受信に本モジュ ールが動作し、0 を設定すると動作を停止 します。
1	Interval count	RW	310 Count	動作周期を設定します。 本モジュールに供給しているクロックの周 波数を、本レジスタで設定した値で分周し て起動します。
2	Tx data count	RO	31··0 Count	送信データ数を示します。 本レジスタをクリアするには、Control レジ スタの bit-0 に 0 を設定してください。
3	Rx data count	RO	310 Count	受信データ数を示します。 本レジスタをクリアするには、Control レジ スタの bit-1 に 0 を設定してください。



4-2. IP Catalog への組み込み

Platform Designer の IP Catalog へは、Component Editor を使って組み込みます。

1. New Component Editor を起動して、Component Type タブで Name および Display name 、Version_{※1} Group を設定します。

👗 Component E	Editor - uart_avst_adapter_hw.tcl*	×
<u>File T</u> emplates Component Type About Comp	Beta View Block Symbol ⊠ Files ⊠ Parameters ⊠ Signals & Interfa ionent Type	Name : <u>uart_avst_adapter</u> Display name : UART avalon-ST adapter
Name: Display name: Version: Group: Description:	uart_avst_adapter UART avalon-ST adapter 17.1 Basic Functions/Bridges and Adaptors	Version : <u>17.1</u> Group : <u>Basic Function/Bridge and Adaptors</u> (上記は任意の名前を設定頂いて構いません
Created by: Icon: Documentation:	Title URL	が、本資料の説明を分かりやすくするため命 名しています)

※1 Nios[®] II Software Build Tools for Eclipse (以降、Nios II SBT)でプロジェクトを作成する際 BSP Editor での Generate 時、本モジュール用のヘッダファイルを自動で読み込むために uart_avst_adapter_sw.tcl を使用しま すが、ツール・バージョンが 7.1 未満の場合エラーとなりますので、7.1 以上にする必要があります。

2. Files タブで Synthesis Files を設定します。

ponent Type 🙁 Block Symbol Nout Files	🛛 Files 🖾 Parameters 🖇	3 Signals & Interfaces 🛛	-
IDOUT I NOS			
hesis Files e files describe this component's i	mplementation, and will be created w	nen a Quartus svnthesis model is ee	nerated.
parameters and signals found in the	e top-level module will be used for th	iis component's parameters and sign	als.
	Source File	Туре	Attributes
Uutput Path			
Uutput Path uart_avst_adapter.v	uart_avst_adapter.v	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v	uart_avst_adapter.v	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v	uart_avst_adapter.v	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v	uart_avst_adapter.v	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v	uart_avst_adapter.v	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File /	uart_avst_adapter.v Analyze Synthesis Files Create S	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File /	uart_avst_adapter.v Analyze Synthesis Files	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File / evel Module: uart_avst_adapter 💌	uart_avst_adapter.v Analyze Synthesis Files Create S	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File / evel Module: uart_avst_adapter 💌	uart_avst_adapter.v Analyze Synthesis Files Create S	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File / evel Module: uart_avst_adapter /	uart_avst_adapter.v Analyze Synthesis Files Create S	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File / evel Module: uart_avst_adapter / log Simulation Files a files will be produced when a Ve	uart_avst_adapter.v Analyze Synthesis Files Create S	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File / evel Module: uart_avst_adapter log Simulation Files a files will be produced when a Ver Output Path	uart_avst_adapter.v Analyze Synthesis Files Create S rilog simulation model is generated. Source File	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File / evel Module: uart_avst_adapter tog Simulation Files files will be produced when a Ver Output Path	uart_avst_adapter.v Analyze Synthesis Files <u>Create S</u> rilog simulation model is generated. Source File	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File // evel Module: uart_avst_adapter log Simulation Files a files will be produced when a Vel Output Path (No files)	uart_avst_adapter.v Analyze Synthesis Files Create S rilog simulation model is generated. Source File	Verilog HDL	Top-level File
Output Path uart_avst_adapter.v Add File Remove File / level Module: uart_avst_adapter log Simulation Files a files will be produced when a Ver Output Path (No files)	uart_avst_adapter.v Analyze Synthesis Files Create S rilog simulation model is generated. Source File	Verilog HDL	Top-level File

[Add File...] をクリックしてファイルを登録し、 [Analyze Synthesis Files] をクリックしてコードのチェックを行います。





🕽 Info:	the sole purpose of programming logic devices manufactured by
🕽 Info:	Intel and sold by Intel or its authorized distributors. Please
🕽 Info:	refer to the applicable agreement for further details.
🕽 Info:	Processing started: Thu Aug 02 13:54:08 2018
〕 Info: C	Command: quartus_map not_a_projectgenerate_hdl_interface=C:/WORK/20180730_DOC/e>
🕽 Info: 🕻	Quartus Prime Generate HDL Interface was successful. 0 errors, 0 warnings
Info:	Peak virtual memory 526 megabytes
) Info:) Info:	Peak virtual memory: 526 megabytes Processing ended: Thu Aug 02 13:54:09 2018
) Info:) Info:) Info:	Peak virtual memory: 526 megabytes Processing ended: Thu Aug 02 13:54:09 2018 Elapsed time: 00:00:01
) Info:) Info:) Info:) Info:	Peak virtual memory: 526 megabytes Processing ended: Thu Aug 02 13:54:09 2018 Elapsed time: 00:00:01 Total CPU time (on all processors): 00:00:01

"Completed successfully"が表示されれば正常です。

- ※ シミュレーションを行う場合は [Copy from Synthesis Files] をクリックして、 Verilog Simulation Files のリストに同じファイルを追加してください。
- 3. Signal & Interface タブで <<add interface>>> をクリックして Clock Input を選択します。
 - ※ Component Editor は前項 2. の操作で、自動でインターフェースを作成しますが、正しく割り当てられない場合がありますので、"Remove" で、一旦全てのインターフェースを削除してから作業を進める事をお勧めします。



4. 作成された clock_sink の下の <<add signal>> をクリックして clk を選択します。

Component Type 🛛	Block Symbol	X	Files	E3	Parameters	ß	Signals & Interfaces	83
▶ About Signals								
	Name							
Clock_sink Clock	Input		_					
<td>k</td> <td></td> <th></th> <td></td> <td></td> <td></td> <td></td> <td></td>	k							



5. 作成された clock_sink や clock_sink_clk の名前は変更可能です。Name をそれぞれ "clock" と "clk" に変更してください。



6. 3. から 5. の手順で下記のように、reset_n, csr, ctl, in, out インターフェースを作成します。



A) reset_n (Reset Input)の設定

				_	
Name: Type: Associated Clock Assignments:	reset n Reset Input clock Edit		Documentation		Name : <u>reset_n</u> Associated Clock : <u>clock</u> 上記は重要なパラメータです。 上記以外はデ
Parameters Associated clock: Synchronous edge	clock s: Deassert				フォルトのままで構いません。
Signal Type reset_n	Name reset_n	Width 1	Direction input		



B) csr (Avalon Memory Mapped Slave)の設定

Name: Csr			ocumentation	Name : <i>csr</i>
Type: Ava	lon Memory Mapped Slave	*		Associated Clash , deals
Associated Clock	k 📕	*		Associated Clock : <u>clock</u>
Associated Reset	t n	-		Associated Reset : <u>reset_n</u>
Assignments:	Edit			Read wait : <u>1</u>
Parameters				Write wait : 0
Address units:	WO RDS 💌]		White wait . <u>v</u>
Associated clock:	clock			上記は重要なパラメータです。上記以外はデ
Associated reset:	reset_n			フォルトの主主で構いません
Bits per symbol:	8			シオルドのあると構めるとん。
Burstcount units:	WO RDS			
Explicit address span:	0000000000	00000000		
Timing				
Setup:	0			
Read wait:	1			
Write wait:	0			
Hold:	0	_		
liming units:	Cycles	*		
Pipelined Transfer	s			
Read latency:	0			
Maximum pending read	transactions: 0			
Maximum pending writ	e transactions: 0			
📕 🗖 Burst on burst bou	Indaries only			
📔 🗖 Linewrap bursts				
Signal Type	Name	Width	Directio <u>n</u>	
address	csr_address	2	input	
write	csr_write	1	input	
writedata	csr_writedata	32	input	

input

output

C) ctl (Avalon Memory Mapped Master)の設定

csr_read

csr_readdata

read

readdata

Name: ctl		 Documentation
Type: Avalon Memory	Mapped Master	-
Associated Clock: clock		•
Associated Reset reset_n		-
Assignments: Edit		
Parameters		
Address units:	SYMBOLS -	
Associated clock:	clock	
Associated reset:	reset n	
Bits per symbol:	8	
Timing		
Setup:	0	
Read wait:	1	
Write wait:	1	
Hold:	0	
Timing units:	Cycles 💌	
Pipelined Transfers		
Read latency:	0	
Maximum pending read transaction	ns: 0	
Maximum pending write transactio	ns: 0	
Burstcount units:	WO RDS	
🗖 Burst on burst boundaries onl	y	
Linewrap bursts		

1

32

Name : <u>ctl</u> Associated Clock : <u>clock</u> Associated Reset : <u>reset_n</u> Read wait : <u>1</u> Write wait : <u>1</u> 上記は重要なパラメータです。上記以外はデ フォルトのままで構いません。



Signal Type	Name	Width	Direction
address	ctl_address	32	output
write	ctl_write	1	output
writedata	ctl_writedata	16	output
read	ctl_read	1	output
readdata	ctl_readdata	16	input
wairequest	ctl_waitrequest	1	input

D) in (Avalon-Streaming Sink)の設定

Name: in	Name : <u>in</u>
Type: Avalon Streaming Sink	Associated Clock : <i>clock</i>
Associated Clock: clock Associated Reset: reset n	Associated Reset : <i>reset n</i>
Assignments: Edit	Data bits per symbol : 8
Parameters	Ready latency : <u>0</u>
Data bits per symbol 8 Error descriptor: Error descriptor	」 ・ ・ - 上記は重要なパラメータです。上記以外はテ
	フォルトのままで構いません。
+ -	
I First Symbol In High-Order Bits	
Maximum channel: 0	
Ready latency:	

Signal Type	Name	Width	Direction
ready	in_ready	1	output
valid	in_valid	1	input
data	in_data	8	input

E) out (Avalon Streaming Source)の設定

	Name: Jout			Name :
	Type: Av	alon Streaming Source	•	
	Associated Clock	ck	•	Associat
	Associated Reset res	et_n	-	Associat
	Assignments:	Edit		Data bit
-	Parameters			Ready la
	Data bits per symbol	8		neury i
	Error descriptor:	Error descriptor		上記は
				フォルト
		+ _		
	💌 First Symbol In H	igh-Order Bits		
	Maximum channel:	0		
	Ready latency:			
	Signal Type	Name	Width	Directior
	ready	out_ready	1	input
	valid	out_valid	1	output
	data	out_data	8	output

Name : <u>out</u>
Associated Clock : <u>clock</u>
Associated Reset : <u>reset_n</u>
Data bits per symbol : <u>8</u>
Ready latency : <u>0</u>
上記は重要なパラメータです。上記以外はデ
フォルトのままで構いません。



7. Message にエラーやワーニングが無い事を確認して [Finish] をクリックします。



8. Platform Designer の IP Catalog に追加されたモジュールが表示されれば Component Editor での編集 は完了です。

🎦 IP Catalog 🛛	- 6° 🗆
Q.	× 🕸
Project	
Basic Functions	
Bridges and Adaptors UART avalon-ST adapter	
⊞-System	

- 9. プロジェクト・フォルダに作成された uart_avst_adapter_hw.tcl ファイルをテキスト・エディタで開き、下記のセクションを修正してください。
 - A) parameters
 - 1. <u>set_parameter_property DATA_WIDTH ALLOWED_RANGES {8 16}</u> ···(追加または変更)
 - ※ DATA_WIDTH パラメータを、数値の直接入力から 8 または 16 のコンボボックスで選択できる ようになります。
 - 2. <u>set_parameter_property SLAVE_ADDRESS DISPLAY_HINT hexadecimal</u> ···(追加)
 - ※ SLAVE_ADDRESS パラメータを、整数入力から16 進 (0x0 表現)入力にする事ができます。
 - B) connection point in
 - 3. add_interface_port in in_data data Input <u>8</u> ⇒ <u>DATA_WIDTH</u> ···(変更)
 - ※ in(Avalon Streaming Sink)の data を、DATA_WIDTH パラメータで設定された bit 幅で定義します。
 - C) connection point out
 - 4. add_interface_port out out_data data Output *图* ⇒ <u>DATA_WIDTH</u> ···(変更)
 - ※ out(Avalon Streaming Source)の data を、DATA_WIDTH パラメータで設定された bit 幅で定義しま す。

下記に変更後の uart_avst_adapter_hw.tcl ファイルの内容を示します。

```
uart_avst_adapter "UART avalon-ST adapter" v17.1
   #
# request TCL package from ACDS 16.1
   package require -exact gsys 16.1
   # module uart_avst_adapter
  # "set_module_property DESCRIPTION ""
set_module_property VERSION 17.1
set_module_property VERSION 17.1
set_module_property VERSION 17.1
set_module_property ORQUE_ADDRESS_MAP true
set_module_property GROUP "Basic Functions/Bridges and Adaptors"
set_module_property AUTHOR ""
set_module_property DISPLAY_NAME "UART avalon-ST adapter"
set_module_property INSTANTIATE_IN_SYSTEM_MODULE true
set_module_property EDITABLE true
set_module_property ALLOW_GREYBOX_GENERATION false
set_module_property REPORT_HIERARCHY false
   #
# file sets
   #
add_fileset_QUARTUS_SYNTH_QUARTUS_SYNTH_""_""
set_fileset_property_QUARTUS_SYNTH_TOP_LEVEL_uart_avst_adapter
set_fileset_property_QUARTUS_SYNTH_ENABLE_RELATIVE_INCLUDE_PATHS_false
set_fileset_property_QUARTUS_SYNTH_ENABLE_FILE_OVERWRITE_MODE_false
add_fileset_file_uart_avst_adapter.v_VERILOG_PATH_uart_avst_adapter.v_TOP_LEVEL_FILE
   add_fileset SIM_VERILOG SIM_VERILOG "" ""
set_fileset_property SIM_VERILOG TOP_LEVEL uart_avst_adapter
set_fileset_property SIM_VERILOG ENABLE_RELATIVE_INCLUDE_PATHS false
set_fileset_property SIM_VERILOG ENABLE_FILE_OVERWRITE_MODE false
add_fileset_file uart_avst_adapter.v VERILOG PATH uart_avst_adapter.v
   #
# parameters
    add_parameter DATA_WIDTH INTEGER 8
   set_parameter_property DATA_WIDTH DEFAULT_VALUE 8
set_parameter_property DATA_WIDTH DISPLAY_NAME DATA_WIDTH
set_parameter_property DATA_WIDTH TYPE INTEGER
set_parameter_property DATA_WIDTH TYPE INTEGER
set_parameter_property DATA_WIDTH TYPE INTEGER
set_parameter_property DATA_WIDTH ALUOWED_RANGES {8 16}
set_parameter_property DATA_WIDTH HUL_PARAMETER True
add_parameter_property SLAVE_ADDRESS DEFAULT_VALUE 0
set_parameter_property SLAVE_ADDRESS DISPLAY_NAME SLAVE_ADDRESS
set_parameter_property SLAVE_ADDRESS TYPE INTEGER
set_parameter_property SLAVE_ADDRESS VIETURE ANGES -2117432648:2147483647
set_parameter_property SLAVE_ADDRESS DISPLAY_HINT hexadecimal
set_parameter_property SLAVE_ADDRESS DISPLAY_HINT hexadecimal
set_parameter_property SLAVE_ADDRESS DISPLAY_HINT hexadecimal

   # display items
    # connection point clock
    add_interface clock clock end
   add_interface_property clock clockRate 0
set_interface_property clock ENABLED true
set_interface_property clock EXPORT_OF ""
set_interface_property clock PORT_NAME_MAP ""
set_interface_property clock CMSIS_SVD_VARIABLES ""
set_interface_property clock SVD_ADDRESS_GROUP ""
     add_interface_port clock clk clk Input 1
   # connection point reset_n
   add_interface reset_n reset end
  add_interface reset_n reset end
set_interface_property reset_n associatedClock clock
set_interface_property reset_n synchronousEdges DEASSERT
set_interface_property reset_n ENABLED true
set_interface_property reset_n EXPORT_OF ""
set_interface_property reset_n PORT_NAME_MAP ""
set_interface_property reset_n CMSIS_SVD_VARIABLES ""
set_interface_property reset_n SVD_ADDRESS_GROUP ""
   add_interface_port reset_n reset_n reset_n Input 1
```



```
# connection point csr
#
# connection point csr
#
add_interface csr avalon end
set_interface_property csr addressUnits WORDS
set_interface_property csr associatedclock clock
set_interface_property csr bitsPerSymbol 8
set_interface_property csr burstonBurstBoundariesOnly false
set_interface_property csr naximumPendingReadTransactions 0
set_interface_property csr readLatency 0
set_interface_property csr setupTime 0
set_interface_property csr setupTime 0
set_interface_property csr writeWaitTime 1
set_interface_property csr WABLED true
set_interface_property csr PORT_NAME_MAP ""
set_interface_property csr CMSIE_SVO_VARIABLES ""
set_interface_property csr SVD_ADDRESS_GROUP ""
add interface_property csr csr address address Input 2
    add_interface_port csr csr_address address Input 2
add_interface_port csr csr_write write Input 1
add_interface_port csr csr_writedata writedata Input 32
add_interface_port csr csr_read read Input 1
add_interface_port csr csr_readdata readdata output 32
set_interface_assignment csr embeddedsw.configuration.isFlash 0
set_interface_assignment csr embeddedsw.configuration.isMemoryDevice 0
set_interface_assignment csr embeddedsw.configuration.isNonVolatileStorage 0
set_interface_assignment csr embeddedsw.configuration.isPrintableDevice 0
       #
# connection point ctl
 # connection point ctl
#
add_interface ctl avalon start
set_interface_property ctl addressUnits SYMBOLS
set_interface_property ctl associatedReset reset_n
set_interface_property ctl bitsPerSymbol 8
set_interface_property ctl burstonBurstBoundariesOnly false
set_interface_property ctl doStreamWrites false
set_interface_property ctl holdTime 0
set_interface_property ctl maximumPendingReadTransactions 0
set_interface_property ctl readWaitTime 1
set_interface_property ctl setUpTime 0
set_interface_property ctl setUpTime 1
set_interface_property ctl setUpTime 1
set_interface_property ctl WriteWaitTime 1
set_interface_property ctl PORT_NAME_MAP
""
set_interface_property ctl PORT_NAME_MAP
""
set_interface_property ctl SVD_ADDRESS_GROUP ""
add_interface_prot ctl ctl_address address output 32
     add_interface_port ct] ct]_address address Output 32
add_interface_port ct] ct]_read read Output 1
add_interface_port ct] ct]_readdata readdata Input 16
add_interface_port ct] ct]_write write Output 1
add_interface_port ct] ct]_writedata writedata Output 16
add_interface_port ct] ct]_waitrequest waitrequest Input 1
       # connection point in
  #
add_interface in avalon_streaming end
set_interface_property in associatedClock clock
set_interface_property in associatedReset reset_n
set_interface_property in errorDescriptor ""
set_interface_property in firstSymbolInHighorderBits true
set_interface_property in readyLatency 0
set_interface_property in EXPORT_OF ""
set_interface_property in EXPORT_OF ""
set_interface_property in CMSIS_SVD_VARIABLES ""
set_interface_property in SVD_ADDRESS_GROUP ""
     add_interface_port in in_ready ready Output 1
add_interface_port in in_valid valid Inpat_1
add_interface_port in in_data data Input DATA_WIDTH
```



#	
# connection point out	
add interface out avales streaming start	
add_inceriace out avaion_screaming scarc	
set_interface_property out associatedClock clock	
set_interface_property out associatedReset reset_n	
set_interface_property_out_dataBitsPerSymbol 8	
set interface property out errorDescriptor ""	
set interface property out firstSymbolTpHigborderBits true	
set interface property out may channel 0	
set_interface_property out maxenanter 0	
sec_inceriace_property out readyLatency o	
set_interface_property out ENABLED true	
set_interface_property out EXPORT_OF	
set_interface_property out PORT_NAME_MAP ""	
set interface property out CMSIS SVD VARIABLES ""	
set interface property out SVD ADDRESS GROUP ""	
perturbed a set by one prophetory and	
add interface port out out ready ready Input 1	
add_meerrace_porc ouc ouc_ready ready input 1	
add_interface_port out_out_vaild vaild out_dt_	
add_interface_port out out_data data Output_DATA_WIDTH	

- 10. 関連ファイルを纏めるため、プロジェクトのルート・フォルダの下に新たにフォルダを追加し、そこに uart_avst_adapter.v と修正した uart_avst_adapter_hw.tcl を移動してください。
- Nios II SBT でプロジェクトを作成した際、本モジュールのヘッダファイルを自動で読み込ませるための作業を行います。

下記の uart_avst_adapter_sw.tcl ファイルを作成し、10. で作成したフォルダに格納します。



※ このファイルを追加する事で、本モジュールを組み込んだ .sopcinfo を使って Nios II SBT でプロジェク トを作成すると、自動的に inc/uart_avst_adapter_regs.h が BSP プロジェクトの drivers フォルダに組 み込まれるようになります。 12. 下記の uart_avst_adapter_regs.h (C ヘッダ)ファイルを作成し、10. で作成したフォルダの下に "inc" フ ォルダを新たに作成し、そこに格納します。



- ※ 本ファイルは uart_avst_adapter_sw.tcl の下位の inc フォルダに格納されている必要がありま す。
- 13. フォルダとファイルの構成は下記のようになります。



4-3. Nios II システムの作成

4-3-1. ベース・プロジェクトの準備

Nios II が動作する Quartus Prime プロジェクトを用意し、Platform Designer で UART 、mSGDMA 、On-Chip RAM と、今回作成した uart_avst_adapter を追加します。

4-3-2. Platform Designer の編集

- 1. Platform Designer を開き、下記のモジュールを順に追加します。
 - On-Chip RAM (On-Chip Memory (RAM or ROM))
 - mSGDMA (Modular Scatter-Gather DMA)
 - UART (UART Core)
 - uart_avst_adapter (UART avalon-ST adaper)
 - mSGDMA (Modular Scatter-Gather DMA)
 - On-Chip RAM (On-Chip Memory (RAM or ROM))
- 2. 追加したモジュールのパラメータを下記の設定に変更します。
 - On-Chip RAM

Memory type		
Type:	RAM (Writable)	Ty
Dual-port access		
Single clock operation		D
Teda Dunne write Moac	DONT_CARE	C .
Block type:	AUTO 💌	SI
		CI.
Tightly Coupled Memory operation	on require dual port & dual clock sources.	31
Size		To
Enable different width for Dual-por	rt access	
Slave S1 Data width:	32 💌	- E
Total memory size:	1024 bytes	
Minimize memory block usage (mag	y impact (max)	
Read latency		
Slave s1 Latency	1 -	
Slave s2 Latency	1 -	
ROM/RAM Memory Protection		
Reset Request	Enabled 💌	
* FGC Parameter		
Extend the data width to support ECC	bits: Disabled 💌	
Memory initialization		
🔽 Initialize memory content		
🔲 Enable non-default initialization fil	e	
Type the filename (e.g. my_ram.	hex) or select the hex file using the file browser button.	
User created initialization file:	onchip_mem.hex	
🔲 Enable Partial Reconfiguration Initi	ialization Mode	
Enable In-System Memory Content	Editor feature	
Instance ID:	NONE	
Memory will be initialized from	test_sys_onchip_memory2_0.hex	

Type : <u>RAM(Writable)</u>
Dual-port access : <u>On</u>
Single clock operation : <u>On</u>
Slave S1 Data width : <u>32</u>
Total memory size : <u>1024</u>
上記は重要なパラメータです。上記以外はデフォル
トのままで構いません。

mSGDMA

▼ DMA Settings	
DMA Mode:	Memory-Mapped to Streaming
Data Width:	8 💌
Use pre-determined master address width	
Pre-determined master address width:	32
Expose mSGDMA read and write master's stream	ing ports
Data Path FIFO Depth:	32 -
Descriptor FIFO Depth:	128 -
Response Port	Disabled
Maximum Transfer Length:	IKB T
Transfer Type:	 Full Word Accesses Only
	C Aligned Accesses
	C Unaligned Accesses
🔲 Burst Enable	
Maximum Burst Count:	2 💌
Force Burst Alignment Enable	
* Extended Feature Options	
Enable Extended Feature Support	
E Stride Addressing Enable	
Maximum Stride Words:	1
Programmable Burst Enable	
* Streaming Options	
🗖 Packet Support Enable	
Error Enable	
Error Width:	8 🕶
Channel Enable	
Channel Width:	8-
Pre-Fetching Options	
Lables Fre-Fetching module	
Enable bursting on descriptor read master	
Data Width of Descriptor read/write master data path	⁶ 32 💌
Maximum Burst Count on descriptor read master:	2 -

DMA Mode : <u>Memory-Mapped to Streaming</u> Data Width : <u>8</u> Transfer Type : <u>Full Word Access Only</u> 上記は重要なパラメータです。上記以外はデフォル トのままで構いません。

UART

.

Basic settings			
Parity:	NO NE		
Data bits:	8 -		
Stop bits:			
Synchronizer stag	es: 2 💌		
🔲 Include CTS/	RTS		
Include end-o	f-packet		
* Baud rate	<>		
Baud rate (bps):	115200 💌		
Baud error:	0.01		
Fixed baud ra	te		

Parity : <u>NONE</u>
Data bits : <u>8</u>
Stop bits : <u>1</u>
Baud rate (bps) : <u>115200</u>
上記は重要なパラメータです。上記以外はデフォル
トのままで構いません。

uart_avst_adapter

* Parameters		
DATA_WIDTH:	8 🕶	
SLAVE_ADDRESS	0×00025000	

DATA_WIDTH : <u>8</u> SLAVE_ADDRESS : <u>0x00025000</u> DATA_WIDTH : UART の Data bits を 7 または 8 と設定した場合は 8 、Data bits を 9 と設定 した場合は 16 を選択してください。 SLAVE_ADDRESS : UART の CSR ベース・アドレ スを入力します。

mSGDMA

* DMA Settings	
DMA Mode:	Streaming to Memory-Mapped
Data Width:	8 💌
Use pre-determined master address width	/
Pre-determined master address width:	32
Expose mSGDMA read and write master's stream	ing ports
Data Path FIFO Depth:	32 -
Descriptor FIFO Depth:	128 -
Response Port:	Disabled
Maximum Transfer Length:	IKB 🔻
Transfer Type:	C Full Word Accesses Only
	Aligned Accesses
	C Unaligned Accesses
Burst Enable	
Maximum Burst Count	2 -
Force Burst Alignment Enable	
* Extended Feature Options	
Enable Extended Feature Support	
🗖 Stride Addressing Enable	
Maximum Stride Words:	1
Programmable Burst Enable	
* Streaming Options	
T Packet Support Enable	
Error Enable	
Error Width:	8 🕶
Channel Enable	
Channel Width:	8 -
* Pre-Fetching Options	
Enables Pre-Fetching module	
Enable bursting on descriptor read master	
Data Width of Descriptor read/write master data path	32 -
Maximum Burst Count on descriptor read master:	2 -

DMA Mode : <u>Streaming to Memory-Mapped</u> Data Width : <u>8</u> 上記は重要なパラメータです。上記以外はデフォル トのままで構いません。

On-Chip RAM

•

Memory type	· · · · · · · · · · · · · · · · · · ·
Туре:	RAM (Writable)
Dual-port access	
Single clock operation	
Read During Write Mode:	DONT CARE
Block type:	AUTO
Tightly Coupled Memory operat	tion require dual port & dual clock sources.
* Size	
Enable different width for Dual-p	ort access
Slave S1 Data width:	32 💌
Total memory size:	1024 bytes
I Minimize memory block usage (m	ay impact (max)
Read latency	
Slave s1 Latency:	1
Slave s2 Latency	1
BOM/RAM Memory Protection	
Reset Request:	Enabled 💌
ECC Parameter	
Extend the data width to support ECC	bits: Disabled
Memory initialization	
Initialize memory content	
F Enable non-default initialization f	ile
Type the filename (e.g. my_rar	mhex) or select the hex file using the file browser button.
User created initialization file:	onchip_mem.hex
Enable Partial Reconfiguration Ini	itialization Mode
	- Filing fortune
Enable In-System Memory Conter	nt Editor leature

Type : <u>RAM(Writable)</u>
Dual-port access : <u>On</u>
Single clock operation : <u>On</u>
Slave S1 Data width : <u>32</u>
Total memory size : <u>1024</u>
上記は重要なパラメータです。上記以外はデフォル
トのままで構いません。



clk 0

[clk1]

3. 追加したモジュールを下記の通り接続し、ベース・アドレスや IRQ 番号、UART の Conduit を設定します。

 onchip_memory2_0
 On-Chip Memory (RAM or ROM) 0x0002_2000 0x0002_23ff 0x0002_2000 0x0002_23ff s1 s2 clk1 Avalon Memory Mapped Slave Avalon Memory Mapped Slave Clock Input [clk1] [clk 1] [clk 1] clk_0 [clk 1] reset1 Reset Input mm_read mm_read Modular Scatter-Gather DMA Avalon Memory Mapped Master Clock Input [clock] clk_0 reset_n Reset Input [clock] Reset Input Avalon Memory Mapped Slave Avalon Memory Mapped Slave Interrupt Sender Avalon Streaming Source UART (RS-232 Serial Port) [clock] csr 0x0002 3000 0x0002 301f descriptor_slave csr_irq [clock] [clock] 0x0002_4000 0x0002_400f st_source [clock] 🗆 uart_0 Clock Input Reset Input Avalon Memory Mapped Slave **cik_0** [cik] [cik] clk reset • **0x0002_5000** 0x0002_501f I s1 Conduit external conr uart Interrupt Sender UART avaion-ST adapter Clock Input [clk] ira uart_avst_adapter_0 clk_0 clock reset_n Reset Input [clock] Avalon Memory Mapped Slave Avalon Memory Mapped Master Avalon Streaming Sink [clock] [clock] csr ctl 0x0002_6000 0x0002_600f [clock] in out Avalon Streaming Source [clock] Modular Scatter-Gather DMA Avalon Memory Mapped Master Clock Input 🗆 🖳 msødma_1 I mm_write clock [clock] clk_0 [clock] [clock] [clock] reset_n Reset Input Avalon Memory Mapped Slave Avalon Memory Mapped Slave Interrupt Sender l csr descriptor_slave 0x0002_7000 0x0002_701f 0x0002_8000 0x0002_800f I l csr_irq [clock] 0 Avalon Streaming Sink st_sink [clock] On-Chip Memory (RAM or ROM) Avalon Memory Mapped Slave Avalon Memory Mapped Slave onchip_memory2_1 0x0002_9000 (clk 1) (clk 1) s1 s2 0x0002_9000_0x0002_93ff

4. Platform Designer の Generate HDL を実行し、エラーが発生しない事を確認してください。

Clock Input

Reset Input

4-4. Quartus Prime の編集

1. トップ・レベル・モジュールを下記のように記述してください。

clk1

reset1

/ Input Clock(50MHz) / Reset / Output Clock(100MHz) / PLL Locked



2. Assignment Editor でピン配置してください。

	tatu	From	То	Assignment Name	Value	Enabled
1	 Image: A second s		FPGA_CLK1_50	Location	PIN_V11	Yes
2	~		ів_ КЕУ[0]	Location	PIN_AH17	Yes
3	×		Location PIN_AH16		PIN_AH16	Yes
4	~		- FPGA_CLK1_50	I/O Standard	3.3-V LVTTL	Yes
5	~		іп_ КЕУ[0]	I/O Standard	3.3-V LVTTL	Yes
5	×		in_ KEY[1]	I/O Standard	3.3-V LVTTL	Yes
7	~		out txd	Location	PIN_AF7	Yes
в	~		in_ rxd	Location	PIN_AF8	Yes
9	~		out txd	I/O Standard	3.3-V LVTTL	Yes
10	~		in_ rxd	I/O Standard	3.3-V LVTTL	Yes

3. Quartus Prime でコンパイルしてください。

4-5. ソフトウェア検証プロジェクトの作成

- 1. Nios II SBT を開き、新規にプロジェクトを作成してください。テンプレートは Blank Project を使用してくださ
 - い。

ENios II Application and BSP fro Nios II Software Examples Create a new application and board sup	m Template oport package based on a software example template	<u>_</u> _×
Target hardware information SOPC Information File name: CPU name: nios	2_gen2_0	1
Application project Project name: uart_test ✓ Use default location Project location: C#WORK#20 Project template Templates Blank Project Board Diagnostics Count Binary Float2 Functionality Float2 Cec Float2 Cec Hello Kirred/CS=II Hello Kirred/CS=II Hello World Hello World Small Memory Test Simple Socket Server Simple Socket Server Simple Socket Server Web Server Web Server (RGMII)	180730_DOC#test#uart_avst_test#software#uart_test Template description Blank Project creates an empty project to which you can add your code. For details, click Finish to create the project and refer to the readmet.xt file in the project directory. The BSP for this template is based on the Altera HAL operating system. To use a BSP based on a different operating system, click Next and select the BSP from the BSP projects list. For information about how this software example relates to Nios II hardware design examples page of the Nios II documentation available with your installation at <installation_directory>/nios2eds/documents/index.htm.</installation_directory>	×
•	< Back Next > Finish	Cancel



2. ソース・ファイルを新規に作成し、メイン関数を下記のように記述してください。

⊕// file main.c.			
⊖ /*********************	************		
<pre>* includes ************************************</pre>	***************************************		
<pre>#include <system.h> #include <stdip h=""></stdip></system.h></pre>			
<pre>#include <stdlib.h></stdlib.h></pre>			
<pre>#include <string.h> #include <unistd.h></unistd.h></string.h></pre>			
<pre>#include <sys alt_irq.h=""> #include <sys alt="" cache.h=""></sys></sys></pre>			
<pre>#include <altera_avalon_uar #include="" <altera_avalon_uar<="" pre=""></altera_avalon_uar></pre>	rt.h>	uart avst adapter	のレジス々定
<pre>#include <altera_avaion_uas #include="" <altera_msgdma_des<="" pre=""></altera_avaion_uas></pre>	scriptor_regs.h>		UD / A / E
<pre>#include <altera_msgdma_cs #include="" <altera_msgdma.h=""></altera_msgdma_cs></pre>	r_regs.h>		
<pre>#include <uart_avst_adapter< pre=""></uart_avst_adapter<></pre>	r_regs.h>		
<pre> /*********************************</pre>	***************************************		
* ※このセクションは"system.h"で		"system h"から	定義しています
* ご使用の際は右側の定数を"	2002年産齢したものです。 system.h"を参照の上、変更してお使いだだい。		
#define UART_ADAPTER	(UART_AVST_ADAPTER_0_BASE)		
#define UART ADRS	(UART 0 BASE) // UART のCSRでドレス		
#define UART_IRQ_ID	(UART_0_IRQ_INTERRUPT_CONTROLLER_ID) // UART の割り込みコントローラID		
#define UART_BITS	(UART_0_IRU) // UART のデータ bit 幅		
#define TX_MSGDMA_NAME	(MSGDMA_0_CSR_NAME) // IX 用 mSGDMAのレジスタ名		
#define TX_BUFF_ADRS #define TX_BUFF_SIZE	(ONCHIP_MEMORY2_0_BASE) // IX 用送信パッファのアドレス (ONCHIP_MEMORY2_0_SIZE_VALUE) // IX 用送信パッファのサイズ		
		TX_DMA は送信	処理に DMA を
#define RX_BUFF_ADRS	(INSCIDINA_I_CSK_NAME) // RX 用語SCIDINAD/09人後名 (ONCHIP_MEMORY2_1_BASE) // RX 用送信/59ファのアドレス	使用します	
#define RX_BUFF_SIZE	(ONCHIP_MEMORY2_1_SIZE_VALUE) // Rx 用送信バッファのサイズ		処理に DMA を
	num, typedef, etc)	(1) 使用しま 9	
**************************************	// INDT TykpMarg/文计240		
#define RX_DMA	// UART RxをDMA実行させる場合		
#define TRUE	-1		
#define FALSE	0		
<pre>#define UART_STAT_MSK</pre>	(ALTERA_AVALON_UART_STATUS_PE_MSK \ ALTERA_AVALON_UART_STATUS_FE_MSK \		
	ALTERA AVALON UART STATUS BRK MSK \ ALTERA AVALON UART STATUS ROE MSK \		
	ALTERA_AVALON_UART_STATUS_TOE_MSK \		
	ALTERA AVALON OWNERS AND A LONG		
#define UART_CTRL_MSK	(ALTERA_AVALON_UART_CONTROL_PE_MSK \ ALTERA_AVALON_UART_CONTROL_FE_MSK \		
	ALTERA_AVALON_UART_CONTROL_BRK_MSK \ ALTERA_AVALON_UART_CONTROL_ROE_MSK \	UARI の Data bit	S の設定に合わ
	ALTERA_AVALON_UART_CONTROL_TOE_MSK \	した、医文信ナー	-ダのダインを別
		7-bit: unsigned ch	ar
#define TRANS_LENGTH	128	8-bit : unsigned ch	ar
// UART の Data bitsに合せて処 #if (UART BITS == 9)	理を変更	9-bit : unsigned sh	ort
typedef unsigned short #define DMA_MULT	UART_DATA; // データ幅(#16bit 2 // DMAでの転送データを2倍		
<pre>#elif (UART_BITS == 8)</pre>			
#define DMA_MULT	UART_UATA; // データ間は851t 1 // DMAでの転送データはそのまま		
<pre>#else typedef unsigned char</pre>	UART_DATA; // データ幅は8bit		
#define DMA_MULT #endif	1 // DMAでの東記送データはそのまま		
- /************************************	******		
* variables			
<pre>volatile int rx_cmp = FALSE</pre>	E; // 受信完了75岁		
volatile int rx_err = FALSE volatile int tx_err = FALSE	E; // 受信エラーフラグ E; // 送信エラーフラグ		
volatile int uart_err = FAN	LSE; // UARTIラーフラグ		
<pre>#ifndef RX_DMA int nRxCount = 0:</pre>	// 114BT By友割的込み友体。了勞信才ス提本の市内。カ		
UART_DATA *pRxData = (UART_	_DATA*)(RX_BUFF_ADRS); // UART Rxを割り込みを使って受信する場合のパッファアドレス		
#endit			
<pre>> /***********************************</pre>	**************************		
void dumo(IIAPT_DATA *=d=	************************************		
int check(UART DATA *adr0,	UART DATA *adr1, int size); // メモリチェック		



* interrupt handler		· · · · · · · · =
**************************************	UARI の割り込め	ナハントフ
// UART 割切込めハンドラ Pistatic void wart callback(void * context)	通信エラー発生	時と、受信処理を
Statt volu dart_tailback(volu - context)	ソフトウェアで実	行した場合の受
<pre>alt_u32 csr = (alt_u32)context;</pre>	信割り込みに対	<u>1</u>
<pre>alt_irq_context cpu_sr;</pre>		.U.
// 全割的込みをディヤーブル		
<pre>cpu_sr = alt_irq_disable_all();</pre>		
int nctl = 100 ALTERA AVALON VART CONTROL(csr);	立行室川になって	
<pre>int nSta = IORD_ALTERA_AVALON_UART_STATUS(csr);</pre>	文活剤の込みに	トリ、文信ナーク
	「をレンスタから読	はみ出してハッファ
#ITOET KA_DINA // 第ID\えみクリア	に書き込み	
IOWR_ALTERA_AVALON_UART_STATUS(csr, UART_STAT_MSK);		
Halea		
// 割り込みクリア		
IOWR_ALTERA_AVALON_UART_STATUS(csr, UART_STAT_MSK ALTERA_AVALON_UART_STATUS_RRDY_MSK);		
// peny Mith_7/Whitey nate RDnull.		
if(nsta & ALTERA AVALON UART_STATUS_RRDY_MSK)		
(
// RX Buffenに書き込んでカウンタをイングリシント PRYDataFeRVenut + 1 - TORD A TERA AVAION HART PYDATA/csp)・		
if(nRxCount >= TRNS_LENGTH)		
(
nRxCount = 0; rx cm = TBHF		
}		
() エラーが発生か?		
if(nSta & UART_STAT_MSK)		
1 // エラーフラガを立てる		
uart_err = TRUE;		
<pre>printf("UART_IRQ:%X.%X\n", nSta, nCtl);</pre>		
3		
// 全割り込みをイネーブル		177 7
<pre>alt_irq_enable_all(cpu_sr); }</pre>	达信用 DIVIA 制造	ルムみハントフ
Hitdet TX_DNA // Tx_DNA #Wh33A/Y/K=5		
<pre>> static void tx_dma_callback(void * context)</pre>		
struct ait_msguma_dev (tx_uma = (ait_msguma_dev))context;		
// コントロール <mark>Reg</mark> * とステータス <mark>Reg</mark> * の値を取得		
<pre>int nctl = IORD_ALTERA_MSGDWA_CSR_CONTROL(tx_dma->csr_base); int ncta = IORD_ALTERA_MSGDWA_CSR_STATUS(ty_dma->ccs_base);</pre>		
// エラーが発生か?		
1+(n5ta & ALIEKA_MSGDMA_CSK_STOPPED_ON_EKROK_MASK) {		
// エラーフラグを立てる		
tx_err = TRUE; printf("TX_TPD_9X_3X\p"_pSta_pf1);		
}		
}	受信用 DMA 割り	リみハンドラ
#endit		
#ifdef RX_DMA		
// Rx DNA 調切込み/Dとら Static void rx dma callback(void * context)		
{	ĺ	
<pre>struct alt_msgdma_dev *tx_dma = (alt_msgdma_dev*)context;</pre>		
// コントロール Reg' とステータス Reg' の値を取得		
<pre>int nctl = IORD_ALTERA_MSGDMA_CSR_CONTROL(tx_dma->csr_base);</pre>		
<pre>int nSta = IORD_ALTERA_MSGDMA_CSR_STATUS(tx_dma->csr_base);</pre>		
// 指定 byte 数分受信完了?		
if(nsta & ALTERA_MSGDMA_CSR_DESCRIPTOR_BUFFER_EMPTY_MASK)		
// 受信完了7ラグを立てる		
rx_cmp = TRUE;		
}eise {		
// それ以外の書的込みはエラーとする		
rx_err = TRUE;		
<pre>print(nA_iNQ:AA.AA(II , IIStd, IICL1); }</pre>		
}		



<pre>/* main function //</pre>		uart_avst_adapter の初期設定
<pre>int main() { int i:</pre>		 ・ 送受信に DMA を使用する場合 ・ 受信のみに DMA を使用する場
int tx_length; // 送信データ数		合 ・送信のみに DMA を使用する場
// IxS (Xx 用/>97)/ドレスを非そやジン目標度(2取得 UART_DATA *tx_buff = (UART_DATA*)(TX_BUFF_ADRS + 0x8000000); UART_DATA *tx_buff = (UART_DATA*)(RX_BUFF_ADRS + 0x8000000);		
#if defined(RX_DMA) && defined(TX_DMA)	// TxもRxもDMA庫記述	・送受信共に DMA を使用しない 場合
// UART- <u>AAWAIQn</u> -ST アダラ次的初期代 IOWR_UART_ADAPTER CONTROL(UART_ADAPTER, UART_ADAPTER_CTL_TX_ENABLE UART_ADAPTER_CTL_RX_ENABLE); IOWR_UART_ADAPTER_INTERVAL(UART_ADAPTER, 10000);	// Ix/Rx Enable // Interval(100	
<pre>#endif #if defined(RX_DMA) && !defined(TX_DMA)</pre>	// RxのみDMA庫記送	mSGDMA は転送開始から 5ms
<pre>IOWR_UART_ADAPTER_CONTROL(UART_ADAPTER, UART_ADAPTER_CTL_RX_ENABLE); IOWR_UART_ADAPTER_INTERVAL(UART_ADAPTER, 10000);</pre>	<pre>// Rx Enable // Interval(100)</pre>	以内に完了しない場合、タイムアウト・エラーとなるため、高速に転
#endit #if!defined(RX_DMA) && defined(TX_DMA) // UART->Avalog-ST アダブタの内別明化	// TxのみDMA転送	送する必要があるが、受信処理を
IOWR_UART_ADAPTER_CONTROL(UART_ADAPTER, UART_ADAPTER_CTL_TX_ENABLE); IOWR_UART_ADAPTER_INTERVAL(UART_ADAPTER, 30000);	// Tx Enable // Interval(300	り高速にすると割り込みハンドラ
#endit #if!defined(RX_DMA) && !defined(TX_DMA) // UART->Avalon-ST アダウタの約7期時代	// TxもRxもDMA庫記述	の実行が追い付かずオーバーラ
<pre>IOWR_UART_ADAPTER_CONTROL(UART_ADAPTER, 0); IOWR_UART_ADAPTER_INTERVAL(UART_ADAPTER, 10000); #endif</pre>	// <u>Tx/Rx</u> Disable //	この設定値には注意が必要
#EINUT #ifdef RX_DMA		
// UART 書的込みマスクを設定 IOWR_ALTERA_AVALON_UART_CONTROL(UART_ADRS, UART_CTRL_MSK);		
#CLSE // UART 書的込みマスクを整定(RRDYを書的込みで受けて受信データを取り出す) IOWR_ALTERA_AVALON_UART_CONTROL(UART_ADRS, UART_CTRL_MSK ALTERA_AVALON_UART_CONTROL_RRDY_MSK);		
#endif // UART 割り込みハンドラの登録 alt ic is register(UART IRO ID, UART IRO NO, uart callback, (void*)UART ADRS, 9x9):		UART 割り込みハンドラの登録
#ifdef TX_DWA		
<pre>// Ix mSGDMA alt_msgdma_dev *tx_dma; alt_msgdma_standard_descriptor tx_desc;</pre>		送信用 DMA の初期設定 割り込みハンドラの登録
Int tx_status;		
<pre>tr_dma = alt_msgdma_open(TX_MSGDMA_NAME); if(NULL == tx_dma)</pre>		
<pre>iprintf("Error:TX mSGDMA Open Fail\n"); return FALSE;</pre>		
} // T素用 mSGDMA の書的込み小ンドラを登録 alt msedma register callback(tx dma.		
tx_dma_callback, ALTERA_MSGDMA_CSR_GLOBAL_INTERRUPT_MASK		
ALTERA_MSGDMA_CSR_STOP_ON_ERROR_MASK ALTERA_MSGDMA_CSR_STOP_ON_EARLY_TERMINATION_MASK, ty_dma):		
#endif		
<pre>#ifdef RX_DMA // RX_mSGDMA</pre>		
alt_msgdma_dev *rx_dma; alt_msgdma_standard_descriptor rx_desc; int rx_status;		割り込みハンドラの登録
// RX 用mSGDMA をオープン		
rx_dma = alt_msgdma_open(KX_MSGDMA_NAME); if(NULL == rx_dma) {		
<pre>printf("Error:RX mSGDMA Open Fail\n"); return FALSE;</pre>		
} // pv 田 mcGDMM の割削にないいたこちを発発		
alt_msgdma_register_callback(rx_dma, rx_dma, r		
ALTERA_MSGDMA_CSR_GLOBAL_INTERRUPT_MASK ALTERA_MSGDMA_CSR_STOP_ON_ERROR_MASK		
ALTERA_MSGDMA_CSR_STOP_ON_EARLY_TERMINATION_MASK,		
#endif		

// 送受信	ループ		
<pre>while(1) {</pre>		送信データ数の	初期化.
#ifdef RX_DM		受信に DMA を	使用しない場合
// 転 tx 1	D芯サイス最大 255 + 1 ength = (rand() & 255) + 1;	割り込みハンド	の中で受信デー
#else		タ数が判別できた	
// 1	ロモリ1 A 20回訳E (文言チータが書明DAAの中では分からないたの)固定とする) ength = TRANS_LENGTH;	TRANS LENGTH	で固定。
#endif	、 送信田バッコッカカリア	それ、以外は 256	未満の刮数で
mems	x xclaH/v0/700000 et(tx_buff, 0xFF, TX_BUFF_SIZE);		
// 1 for(x 送信用バッファに乱数データを書き込み i = 0:i < tx length:i ++)		
{			o += += //
}	<pre>tx_buff[i] = (UART_DATA)rand();</pre>	」 医信/受信ハッフ	アの初期化
// R	X 受信用バッファをクリア	送信バッファは古	山数で、受信バッ
mems	et(rx_butt, 0xFF, KX_BUFF_SIZE);	ファは OxFF を説	安定
prin	tf(" <u>Trans</u> length:%d\n", tx_length);		
// 受	信完了フラヴを落とす	受信用 DMA の	ディスクリプタテー
rx_c	mp = FALSE;	フルを作成	
#ifdef RX_DM			
rx_s	א שיאטד אלאט לאטרדאא tatus = alt_msgdma_construct_standard_st_to_mm_descriptor(rx_dma, ℞_desc, (alt_u32*)rx_buff, tx_length * D	MA_MULT,	
if/0	ALTERA_MSGDMA_DESCRIPTOR_CONTROL_TRANSFER_COMPLET	E_IRQ_MASK);	
{			
	<pre>printf("Error:RX DMA descriptor Fail[%d]\n", rx_status); return FALSE;</pre>	受信用 DMA の	起動
}		(ノンブロッキング	ブ・モード)
// B	※ UMPAU完計設理期(non blocking) tatus = alt_msgdma_standard_descriptor_async transfer(rx dma, ℞ desc):		- 17
if(0	!= rx_status)		
{	<pre>printf("Error:RX DMA async trans Fail[%d]\n", rx_status);</pre>		
1	return FALSE;		体田 たい埋み
#else		文信に DIVIA そ 平信加田(十割川)	使用しない场口、
// う #endif	行意処理はUART割込みの中で行う	交信処理は割り	とのハントノの中
		で美1」	
// iž alt	対義前にそやジュブラッシュ		
_	ucacile itusii att();		
HICH.C TY DM	acache_irusi_air(),		
#ifdef TX_DM // J	A ※ DM4のディスクリプタの作E成		
<pre>#ifdef TX_DM // J tx_s</pre>	utatime_riusi_air(), A ※ DMAのディスクリプタの作成 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D AITERA MSGDMA DESCRIPTOR CONTROL TRANSFER CONDITY	MA_MULT,	
<pre>#ifdef TX_DM // I tx_s if(0</pre>	A ※ DMAのディスクリブタの作成 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status)	MA_MULT, E IRO MASK);	
<pre>#ifdef TX_DM // L tx_s if(0 {</pre>	A A メロMADディスカリブタの作時気 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status);	MA_MULT, E IRO MASK);	
#ifdef TX_DM // I tx_s if(0 {	A A X DVADグテスカリブタの作時% tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE;	MA_MULT, E IRO MASK); 送信用 DMA の	ラディスクリプタテ
<pre>#ifdef TX_DM</pre>	A A A A A A A A A A A A A A	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成	ディスクリプタテ
<pre>#ifdef TX_DM</pre>	A A A A A A A A A A A A A A	MA_MULT, E IRO MASK); 送信用 DMA の ーブルを作成	ディスクリプタテ
<pre>#ifdef TX_DM</pre>	A A A A A A A A A A A A A A	MA_MULT, E IRO MASK): 送信用 DMA の ーブルを作成 送信用 DMA の	ディスクリプタテ
<pre>#ifdef TX_DM</pre>	A A A DPAのディスカリブタの作p族 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; x DMAの送信記動(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans_Fail[%d]\n", tx_status); return FALSE;	MA_MULT, E IRO MASK); 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・ヨ	・ディスクリプタテ 起動 =ード)
<pre>#ifdef TX_DM</pre>	A A A DPAのディスクリブタの作p就 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; x DMAの送信記動(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans_Fail[%d]\n", tx_status); return FALSE;	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ	・ディスクリプタテ シモ動 ミード)
<pre>#ifdef TX DM // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I // I // I</pre>	A A DPADF4入初J为幼作fxX tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; x DMAD送信起物(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync tcans_Fail[%d]\n", tx_status); return FALSE; SEMPTX分 UART 送信	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ	ラディスクリプタテ シーン シード)
<pre>#ifdef TX DM // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I // I // I</pre>	A A DPADF4入初J为如作fx tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; % DMAD送信起物(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans_Fail[%d]\n", tx_status); return FALSE; % DMAD送信起制(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans_Fail[%d]\n", tx_status); return FALSE; % DMART 送信 i = 0;i < tx_length;)	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を	・ディスクリプタテ 起動 Ξード) 使用しない場合、
<pre>#ifdef TX_DM // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I // I tx_5 if(0 { // I // I // I</pre>	A A A b OPADJ 4,20J 7420J 7420(FR放 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; k DMAD送信記勅(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; k DMAD送信記 i = 0;i < tx_length;) // Tx_Ready&b	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信に DMA を	・ディスクリプタテ 起動 モード) 使用しない場合、 読み出したデー
<pre>#ifdef TX_DM // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I // I // I</pre>	A A A DPADJJ4Z/DJJ4ZD(FERX tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; x DMAD送信記執(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; b b b c c c c c c c c c c c c c	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のレ	・ディスクリプタテ 起動 ミード) 使用しない場合、 。読み出したデー ジスタに書きみま
<pre>#ifdef TX_DM // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I // I tx_5 if(0 { // I // I // I</pre>	A A A DVADJ742/DJ7bD(fpX tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; x DVAD送信記勅(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; i = 0;i < tx_length;) // Tx_Ready&b if(IORD_ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) { // 送信于一夕書込み	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のし	・ディスクリプタテ 起動 モード) 使用しない場合、 。読み出したデージスタに書き込む
<pre>#ifdef TX_DM // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I tx_5 if(0 { // I // I tx_5 if(0 { // I // I // I</pre>	A A A A DPADグィスクリブタの作成 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; x DMAD送信記勅(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; id型 fX分 UART 送信 i = 0;i < tx_length;) // Tx_Ready&5 ff(IORD_ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) { // 送信データ書込み TONR_ALTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // ※ReAVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // ※ReAVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %Refavore受けた場合、オーパーランエラーが発生するたりLus程度解avit	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のレ	・ディスクリプタテ 起動 モード) 使用しない場合、 。読み出したデー ジスタに書き込む
<pre>#ifdef TX_DM // I tx_5 if(0 { // I tx_s if(0 { // I tx_s if(0 { // I tx_s if(0 { // I tx_s if(0 { // I tx_s if(0 { // I // I // I</pre>	A A A A DPADグィスクリブタの作成 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; x DMAD送信記勅(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; id= 0;i < tx_length;) // Tx_Ready&5 ff(IORD_ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) { // XREAVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %REAVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %REAVALON_UART_TXDATA(UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %REAVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %REAVALON_UART_TXDATA(UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %REAVALON_UART_TXDATA(UART_TXDATA(UART_TXDATA(UART_TXDATA(UART_TXDATA(UART_TXDATA(UART_TXDATA(UART_TXDATA(U	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のレ	・ディスクリプタテ 起動 モード) 使用しない場合、 読み出したデージスタに書き込む
<pre>#ifdef TX_DM // I tx_5 if(0 {</pre>	A A b OPADディスクリブタの作成 Atus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; brundDddfaEdminotations fail[%d]\n", tx_status); return FALSE; bddfdfaEdminotations fail[%d]\n",	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信バッファから タを UART のレ	・ディスクリプタテ 起動 モード) 使用しない場合、、 読み出したデージスタに書き込む
<pre>#ifdef TX_DM</pre>	A A S DPADディスクリブタの作成 Atus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; X DVAD送信起動(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; 述サイズ分 UART 送信 i = 0;i < tx_length;) // Tx_Ready&5 if(IORD_ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) { // X Ready&5 if(IORD_ALTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // X&RAVANGT受优た場合、オーパーランエラーが発生するため1us程度Wait usleep(1000); }	MA_MULT, E IRO MASK): 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のレ	ウディスクリプタテ 起動 モード) 使用しない場合、、 読み出したデージスタに書き込む
<pre>#ifdef TX_DM</pre>	A A A A A DPADグマスクリブタの作成 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; X DMAD送信起勅(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; X DMADX Z#J X Ready&S If(IORD_ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) { // Tx_Ready&S If(IORD_ALTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // ※kgPAVAT@#fbAMAC_MALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %kgPAVAT@#fbAMAC_MALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %kgP	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA を 送信バッファから タを UART のレ 転送完了待ちポ	・ディスクリプタテ 起動 ニード) 使用しない場合、、 読み出したデージスタに書き込む
<pre>#ifdef TX_DM</pre>	A A B) OPADJF4220J7420J7500作成 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; WDMD送信起助(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; WDMDXdff2D_ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) { // Tx_ReadyAb5 if(IORD_ALTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // % RAVANATC%dtb_dac. x - N-S>IS-M%E4F3&cblus程度Wait usleep(1000); x DMA 転送完了待ちループ e(1)	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA を 送信バッファから タを UART のレ 転送完了待ちポ 割り込みハンドラ	・ディスクリプタテ シ起動 モード) 使用しない場合、 ふ読み出したデージスタに書き込む ーリング処理 ラで設定されたフ
<pre>#ifdef TX_DM</pre>	A A B) OPADディスクリブタの作成 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; WDMD送信起動(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; WDMD送信记 i = 0;i < tx_length;) // Tx_Ready&5 if(IOBD_ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) { // X Ready&5 if(IOBD_ALTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %R&VANAT@StAtusAvaLON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %R MA MBUFfer Empty (CXNUZ@dm2T // %R DMA MBUFfer Empty (CXNUZ@dm2T // %R DMA MBUFfer Empty (CXNUZ@dm2T	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA を 送信バッファから タを UART のし 転送完了待ちポ 割り込みハンド ラグを判断	ウディスクリプタテ 地 起 動 モード) 使用しない場合、 ふ読み出したデージスタに書き込む ーリング処理 って設定されたフ
<pre>#ifdef TX_DM</pre>	A A S DPADディスクリブタの作成 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32")tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; X DPAD送信起物(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans_Fail[%d]\n", tx_status); return FALSE; X DMA MSUGT trans_Fail[%d]\n", tx_status); return FALSE; X DMA MSUGT trans_Fail[%d]\n", tx_status); return FALSE; X DMA MSUGT AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) { // Tx_Readyab5 if(IORD_ALTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // %ARDMATC%dtbufka6. $\pi - \sqrt{-3} - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2 - 2 - $	MA_MULT, E TRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA の (ブロッキング・モ 送信バッファから タを UART のし 転送完了待ちポ 割り込みハンド ラグを判断	Pディスクリプタテ 起動 ニード) 使用しない場合、 ふ読み出したデージスタに書き込む
<pre>#ifdef TX_DM</pre>	A A DVADJ7420/76X tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D A Litex_status) printf("Error:TX_DMA descriptor Fail[%d]\n", tx_status); return FALSE; x_DMAD%d&blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX_DMA sync trans Fail[%d]\n", tx_status); return FALSE; Z&#/rCFD_rEAL_ADALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) {// XkedDVAC%gftz%ac, f=/k=3x,	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA の (ブロッキング・モ 送信バッファから タを UART のレ 転送完了待ちポ 割り込みハンド ラグを判断	Pディスクリプタテ 起動 ニード) 使用しない場合、 読み出したデージスタに書き込む
<pre>#ifdef TX_DM</pre>	A A DVADJF2/201768 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D I = tx_status) Printf("Error:TX DVA descriptor Fail[Xd]\n", tx_status); return FALSE; x DVAD/Zdf2Ebb(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DVA sync trans_Fail[Xd]\n", tx_status); return FALSE; X DVAD/Zdf2Ebb(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DVA sync trans_Fail[Xd]\n", tx_status); return FALSE; XZ#/TX\$ UAAT XdMA X DVA XdX MAT XdMA [*] of; < tx_length;)	MA_MULT, E TRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA を 送信に DMA を 送信バッファから タを UART のレ 転送完了待ちポ 割り込みハンド ラグを判断	ウディスクリプタテ 起動 ニード) 使用しない場合、 ふ読み出したデージスタに書き込む ーリング処理 ラで設定されたフ
<pre>#ifdef TX_DM</pre>	A Multiple_rubs_and A SDMADF SDMADF Itatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D A A SDMADF A<	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のし 転送完了待ちポ 割り込みハンド ラグを判断	Pディスクリプタテ 記動 ニード) 使用しない場合、 ふ読み出したデージスタに書き込む ーリング処理 つで設定されたフ
<pre>#ifdef TX_DM</pre>	A Multiple_indsh_air(); A SOMADF:/201750/fb8t tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; % DWADE/Stabb(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync tcans_Fail[%d]\n", tx_status); return FALSE; Ed5/TX? DUAA sync tcans_Fail[%d]\n", tx_status); return FALSE; Ed5/TX? DUAA sync tcans_Fail[%d]\n", tx_status); // Tx ReadyS5 if(IORD_ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) { // X@@F-pa%2.3 Y DMG ALTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // X@@F-pa%2.3 Y DMG AUTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]);	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のレ 転送完了待ちポ 割り込みハンド ラグを判断	ウディスクリプタテ 起動 ニード) 使用しない場合、 読み出したデー ジスタに書き込む
<pre>#ifdef TX_DM</pre>	A A yowdoFx/20/J700/Ext tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COWPLET != tx_status) printf("Error:TX DMA descriptor Fail[%d]\n", tx_status); return FALSE; x DWAD%dds2db(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:TX DMA sync trans Fail[%d]\n", tx_status); return FALSE; C&UMAX JUANT MARK STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) if (IORD_ALTERA_AVALON_UART_STATUS(UART_ADRS, tx_buff[i ++]); // % RedvAx5 if (IORD_ALTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // % RedvAx5 if (rx_cong = TRUE) break; // Nak MBuffer Empty (tx1utggdm£T if (rx_cong = TRUE) break; // Nak MBuffer Empty (tx1utggdm£T if (rx_cong = TRUE) break; // DMA & Buffer Empty (tx1utggdm£T if (rx_cong = TRUE) break; // Max Buffer Empty (tx1utgxf1txifxx7 if (rx_cong = tRUE) break; // Max Buffer Empty (tx1utgxf1txifxx7 // Kitx_err rx_err uart_err) break; <t< td=""><td>MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信、DMA を 送信、DMA を 送信、DMA を 送信、DMA を うがを判断</td><td>Pディスクリプタテ 記動 =ード) 使用しない場合、 読み出したデージスタに書き込む −リング処理 つで設定されたフ</td></t<>	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信、DMA を 送信、DMA を 送信、DMA を 送信、DMA を うがを判断	Pディスクリプタテ 記動 =ード) 使用しない場合、 読み出したデージスタに書き込む −リング処理 つで設定されたフ
<pre>#ifdef TX_DM</pre>	A SUMUDF120J720J760ft85 tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D	NA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信、DMA を 送信、DMA を 支を UART のレ 転送完了待ちポ 割り込みハンド ラグを判断	・ディスクリプタテ 起動 ニード) 使用しない場合、 読み出したデージスタに書き込む ーリング処理 つで設定されたフ
<pre>#ifdef TX_DM // I</pre>	A OWADF7270750ft85 Satus = alt_ssgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COMPLET tx_status) printf("Error:TX DWA descriptor Fail[%d]\n", tx_status); return FALSE; DVAD/Sid28bh(blocking) tatus = alt_ssgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); I = tx_status) printf("Error:TX DWA sync trans. Fail[%d]\n", tx_status); return FALSE; DVAD/Sid28bh(blocking) tatus = alt_ssgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); I = tx_status) printf("Error:TX DWA sync trans. Fail[%d]\n", tx_status); return FALSE; DVAD/Sid28bh(UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) // XR ready8d5 // XR ready8d5 // XR Ready8d5 // XR Ready8d5 // XR Sid5ALTERA_AVALON_UART_TXDATA(UART_ADRS, tx_buff[i ++]); // XR Sid5ALTCATAURAST // OWA buff TTIS-MRELATAURAST // Sid57(Heh7 (1) // MR buffer Empty Ltzh	NA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信に DMA を 送信に DMA を 送信に DMA を 送信に DMA を 送信に DMA を 送信に TMA を がっファから タを UART のレ 転送完了待ちポ 割り込みハンドラ ラグを判断	・ディスクリプタテ ・起動 ミード) 使用しない場合、 5読み出したデー ジスタに書き込む ーリング処理 うで設定されたフ ベリファイを行 ポコンソールにメ カリファイを行
<pre>#ifdef TX_DM // I tx_5 if(0 {</pre>	A A A SUMADF-123/7500/HSK Eatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D A LTERA MSGOWA DESCRIPTOR CONTROL TRANSFER COMPLET I= tx_status) Printf("Error:IX DVA descriptor Fail[%d]\n", tx_status); return FALSE; x DWADMEdBab(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); != tx_status) printf("Error:IX DVA sync trans_Fail[%d]\n", tx_status); return FALSE; EBU=V/X/J UART_STATUS DVA sync trans_Fail[%d]\n", tx_status); return FALSE; EBU=V/X/J UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) {// Xkdfmr_Advaluton_UART_STATUS(UART_ADRS, tx_buff[1 ++]); // %Rx6xwwC500/kHg6.d-/N-D/D/D/D/MSK1status/BENait usleep(18009); x DMA #BU#Er Empty (CATUS#TATUS/UK#T TATUS/UK#T TATUS	NA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA の (ブロッキング・モ 送信に DMA を 送信に DMA を 送信、DMA を 送信、DMA を 送信、DMA を 送信、DMA を 送信、DMA を 送信、DMA を 送信、DMA を 送信、DMA を しまたいがすいた ラグを判断	・ディスクリプタテ 起動 ニード) 使用しない場合、 5読み出したデー ジスタに書き込む ーリング処理 つで設定されたフ ベリファイを行 ばコンソールにメ カして終了
<pre>#ifdef TX_DM</pre>	A SWADF-123/750/HSK Satus = alt_msgdms_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D A ALTERA MSGOWA DESCRIPTOR CONTROL TRANSFER COMPLET I = tx_status) ALTERA MSGOWA DESCRIPTOR CONTROL TRANSFER COMPLET Printf("Error:TX DWA descriptor Fail[%d]\n", tx_status); Feture FALSE; x DWAD%EdSAb(blocking) Tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); I = tx_status) printf("Error:TX DWA sync tcans Fail[%d]\n", tx_status); Feture FALSE; EdSH/X50 JUART MS EdSH/X50 JUART MS S ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) {// XgdforwCSHbm%c, ALTERA_AVALON_UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) // MS {// XgdforwCSHbm%c, ALTERA_AVALON_UART_STATUS(UART_ADRS, tx_buff[1 ++]); // %RobowCSHbm%c, ALTERA_AVALON_UART_STATUS(UART_ADRS, tx_buff[1 ++]); // XgdforwCSHbm%c, ALTERA_AVALON_UART_TADATA(UART_ADRS, tx_buff[1 ++]); // %RobowCSHbm%c, ALTERA_AVALON_UART_STATUS(UART_ADRS, tx_buff[1 ++]); // MskbwarcSHbm%c, ALTERA_AVALON_UART_TADATA(UART_ADRS, tx_buff[1 ++]); // %RobowCSHbm%c, ALTERA_AVALON_UART_STATUS(UART_ADRS, tx_buff[1 ++]); // Mak M Buffer Empty (LANAUSHT_ADRS, tx_buff[1 ++]); // %RobowCSHbm%c, ALTERA_AVALON_UART_STATUS(UART_ADRS, tx_buff[1 ++]); // Mak D UART_TC-F/MSHDATAULANAURA // %RobowCSHDAUACUART_STA	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信、DMA を 送信、DMA を 送信、NMA を 送信、NMA を 送信、NMA を 送信に DMA を 送信、NMA を 送信、NMA を としいい を り、 違いがあれれ モリ・ダンプを出	・ディスクリプタテ 起動 ニード) 使用しない場合、 読み出したデージスタに書き込む リング処理 って設定されたフ ベリファイを行 ボコンソールにメ カして終了
<pre>#ifdef TX_DM</pre>	A A SVM07-7207750(Hs% Eatus = alt_msgdms_construct_standard_mm_to_st_descriptor(tx_dms, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDWA DESCRIPTOR CONTROL TRANSFER COMPLET != tx_status) printf('Error:TX_DMA descriptor Fail[Md]\n", tx_status); return FALSE; x DWA02Mifd&dM(blocking) tatus = alt_msgdms_tandard_descriptor_sync_transfer(tx_dms, &tx_desc); != tx_status) printf('Error:TX_DMA sync trans_Fail[Md]\n", tx_status); return FALSE; ZMM/X% UART_MERCH, UART_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TRDY_MSK) {// // // // // // // // // // // // //	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のレ 転送完了待ちポ 割り込みハンドラ ラグを判断 送受信データの・ い、違いがあれば モリ・ダンプを出	・ディスクリプタテ 起動 ニード) 使用しない場合、 読み出したデージスタに書き込む つリング処理 って設定されたフ ベリファイを行 ボコンソールにメ カして終了
<pre>#ifdef TX_DM</pre>	A A A A A A A A A A A A A A	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のレ 転送完了待ちポ 割り込みハンドラ ラグを判断 送受信データの・ い、違いがあれば モリ・ダンプを出	Pディスクリプタテ 起動 ニード) 使用しない場合、 読み出したデージスタに書き込む つリング処理 つで設定されたフ って設定されたフ
<pre>#ifdef TX_DM // I tx_5 if(0 {</pre>	A % PMODF4201750(fts): Tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D ALTERA MSGDMA DESCRIPTOR CONTROL TRANSFER COPPLET /* tx_status) printf("Error:IX DMA descriptor Fail[Xd]\n", tx_status); return FAISE; % DMADDEdistabil(blocking) printf("Error:IX DMA descriptor_sync_transfer(tx_dma, &tx_desc); /* tx_status) printf("Error:IX DMA sync trans Fail[Xd]\n", tx_status); return FAISE; EMMODEdistabil(blocking) // Jx ReadyAS // XdfST-0FaiLA // XdfST-0FaiLA	MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信に DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のレ 転送完了待ちポ 割り込みハンドラ ラグを判断 送受信データの・ い、違いがあれば モリ・ダンプを出	Pディスクリプタテ 起動 ニード) 使用しない場合、 読み出したデージスタに書き込む リング処理 つで設定されたフ ベリファイを行 ボコンソールにメ カして終了
<pre>#ifdef TX_DM // I tx_5 if(0 {</pre>	A % DWADF-2201750(ftst tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_ul2*)tx_buff, tx_length * D ALTERA PSGDWA DESCRIPTOR CONTROL TRANSFER COMPLET /= tx_status) printf('Error:IX DMA descriptor_fail[%d]\n*, tx_status); return FALSE; % DWADFADES(blocking) tatus = alt_msgdma_standard_descriptor_sync_transfer(tx_dma, &tx_desc); /= tx_status) printf('Error:IX DMA sync_trans_fail[%d]\n*, tx_status); return FALSE; % DWADFADEANANAU UNAT_STATUS(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TROY_NSK) {// X&RedVaKS // X&RedVaKS // X&RedVaKS(blocking) took ALTERA_AVALON_UART_TXDATA(UART_ADRS) & ALTERA_AVALON_UART_STATUS_TROY_NSK) {// X&RedVaKS(blocking). x DMA #EXET_(M+J7 e(1) // R&RVMA #Buffer Empty (LXRLXSgdfff7 if(tx_een = TRUE) break; // DMA 2LART_TSD-MBuff, tx_length)) // NA &LART_FSJ-MBuff, tx_length)) // NA &LART_STATUS(IART_YLART_STATUS/TROY_NSK) if(typ-2egis/hyp-desc); // DMA 2LART_TTD-MBuff, tx_length)) // NA &LART_STATUS/TROY_MSGT ALSE = check(tx_buff, rx_buff, tx_length)) // NA &LART_REA_VALON_UART_TXDATA(UART_YLART_STATUS_TROY_NSK) if(typ-2egis/hyp-desc); printf('T K Buffer_I)n*); demp(rx_buff, TX_BUFF_SIZE); printf('T K Buffer_J)n*); demp(rx_buff, TX_BUFF_SIZE); printf('T K Buffer_J)n*); demp(rx_buff, TX_BUFF_SIZE); printf('T K Buffer_J)n*); demp(rx_buff, TX_BUFF_SIZE); printf('T K Buffer_J)n*); demp(rx_buff, TX_BUFF_SIZE); printf('T K Fifty OKI'n*); 	MA_HULT, E IRO MASK): 送信用 DMA の ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信に DMA を ダを UART のレ 転送完了待ちポ 割り込みハンドラ ラグを判断 送受信データののい、違いがあれれ モリ・ダンプを出	Pディスクリプタテ 起動 ニード) 使用しない場合、 読み出したデージスタに書き込む リング処理 つで設定されたフ ベリファイを行 ゴコンソールにメ カして終了
<pre>#ifdef TX DM</pre>	A % (PMADF/2/20/790/%% Tatus = alt_msgdma_construct_standard_mm_to_st_descriptor(tx_dma, &tx_desc, (alt_u32*)tx_buff, tx_length * D > alt_msddma_descriptor > alt_msddma_descriptor > alt_msddma_descriptor > printf("Error:TX DMA descriptor_sync_transfer(tx_dma, &tx_desc); > t x_status) printf("Error:TX DMA descriptor_sync_transfer(tx_dma, &tx_desc); > t x_status) printf("Error:TX DMA sync_trans_fei[%d]\n", tx_status); return FALSE; ZWM_X%p uart 2md ZMM_X%p uart 2md > f(1000_ALTERA_AVALON_UMAT_STATUS(UART_ADRS) & ALTERA_AVALON_UMAT_STATUS_TROV_NSK) // Xigf=>= abua x DMA #Z&#Z x DMA #Z&#Z x DMA #Z&#Z x DMA #Z#Z <t</th><th> MA_MULT, E IRO MASK): 送信用 DMA の 一ブルを作成 送信用 DMA の (ブロッキング・モ 送信に DMA を 送信バッファから タを UART のレ 転送完了待ちポ 割り込みハンドラ ラグを判断 送受信データの・ い、違いがあれ/ モリ・ダンプを出 </th><th>Pディスクリプタテ 起動 ニード) 使用しない場合、 読み出したデージスタに書き込む ーリング処理 つで設定されたフ ベリファイを行 ボコンソールにメ カして終了</th></tr></tbody></table>		





3. Build してエラーが無い事を確認してください。



5. 検証

5-1. 動作の確認

1. GPIO-0 の Pin-2 と Pin-4 をジャンパ線等で接続してください。



- 2. ダウンロード・ケーブルで、SOF ファイルを書き込み、Nios II を Run させてください。
- 3. Nios II SBT の Nios II Console に下記が出力されれば正常に動作しています。

🖹 Problems 🧔 Task:	s 📮 Console	📩 Nios I	I Console	🔀 🔲 Prope
uart_test Nios II Hardware	configuration - c	able: DE-So	C on localh	ost [USB-1] de
Trans length:147				
Verify OK!				
Trans length:37				
Verify OK!				
Trans length:63				
Verify OK!				
Trans length:102				
Verify OK!				
Trans length:247				

4. 動作中にジャンパ線を引き抜くと、UART 通信エラーが発生し、ベリファイ結果がエラーとなります。

📳 Pro	oble	ms	5) Ta	sks	ļ	20	Con	sol	e		Nio	s II	Cor	nsol	e 🛙
uart_te	st N	ios I	l Ha	rdw	are	cor	nfigu	urati	on -	cat	ole:	DE-	SoC	on	loca	alhost
Trans	le	nstl	h:8:	9												
Verif	Verify OK!															
Trans	Trans length:124															
UART	UART_IRQ:1C4.11F															
Error	[00]	1E]	: A	3:00)											
Error	[00]	1F]	: 91	F:FF	Ξ.											
Error	[00]	79]	: 91	S:FI	=											
Error	[00]	7A]	: 51	E:FR	1											
Error	[00]	7B]	: El	B:FR												
[TX	Buft	fer]													
0000:	43	B8	4A	9A	F4	4D	AA	15	40	0D	1D	FE	DE	F1	9B	9E
0010:	F9	2F	09	BC	6A	49	3F	EB	35	8A	98	46	DO	D0	A8	9F
0020:	D5	06	45	D2	78	6F	3E	76	86	2E	12	47	B0	65	F3	36
0030:	CF	48	BB	89	FO	AB	30	24	70	55	12	E4	FD	AE	B4	AB
0040:	2D	E3	A5	19	28	2F	EE	76	90	21	B8	3C	74	8C	DA	37
0050:	8E	9E	3B	75	69	CC	CB	ΕA	6C	AD	30	49	D5	3B	F6	34
0060:	A8	47	CD	00	CA	4D	FF	40	10	F8	2A	8F	96	49	EE	34
+																
03E0:	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF
03F0:	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF
[RX	Buft	fer]													
0000:	43	B8	4A	9A	F4	4D	AA	15	40	0D	1D	FE	DE	F1	9B	9E
0010:	F9	2F	09	BC	6A	49	3F	EB	35	8A	98	46	DO	DO	00	FF
0020:	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF
0030:	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF
									-							
03D0:	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF
03E0:	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF
03F0:	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF



6. <u>補足</u>

6-1. 注意事項

- mSGDMA の Hardware Abstraction Layer Application Program Interface (以降、HALAPI) を使用してデー タ転送を行う場合、転送に時間が掛かると関数によってはタイムアウト・エラー (-ETIME)を出力して停止する場合がありますので、その場合は下記の方法をお試しください。
 - Interval Count (Reg'-1)の値を小さくして動作周期を短くする。ただし、Tx もしくは Rx のどちらかを ソフトウェア処理で実装した場合、Nios II からのレジスタ・アクセスに遅延が発生する可能性があり ますので、設定値の選定は注意してください。
 - ・ mSGDMA と uart_avst_adapter の間の Avalon-ST に On-Chip FIFO Memory Core を挿入する事で、 DMA の動作時間を短くする。
 - ・ HALAPI を使用せず、レジスタに直接アクセスして mSGDMA を制御する。
- 受信に DMA を使用した場合、コマンドやレスポンスが固定長のものは扱い易いものの、不定長のもの は扱い難い場合があります。そのような場合は、受信処理をソフトウェアで実装する事も可能ですが、 mSGDMA の代わりに On-Chip FIFO Memory Core (Avalon FIFO Memory)を使う事で、取りこぼしの可能 性の低い自由度の高い受信処理を行う事ができます。



7. <u>参考資料</u>

- Embedded Peripherals IP User Guide https://www.intel.com/content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_embedded_ip.pdf
- インテル® FPGA の開発フロー/FPGA トップページ https://service.macnica.co.jp/library/109705
- Nios[®] II 技術資料 <u>https://service.macnica.co.jp/library/list?sort%5Blibrary_publish_at2_d%5D=desc&tag=Nios+II</u>
- Nios[®] II FAQ <u>https://service.macnica.co.jp/support/faq/list?sort%5Bfaq_publish_at2_d%5D=desc&tag=Nios+II</u>



改版履歴

Revision	年月	概要
1	2018 年 8 月	初版

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。
 株式会社マクニカ アルティマ カンパニー <u>https://www.alt.macnica.co.jp/</u> 技術情報サイト アルティマ技術データベース <u>http://www.altima.jp/members/</u>
- 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。