Intel:Quartus® Prime Pro Edition の File メニュー > Create / Update 内に Create HDL Design File from Current File がありません。
Intel: Nios® V のロジックサイズ情報はありますか?
Intel:Nios® V のベンチマーク情報はありますか?
Intel: Nios® V の不具合情報はどこに公開されていますか?
Intel: Nios® V 向け HAL API のドキュメントはどこにありますか?
Intel: NativeLink シミュレーションを実行時にエラーが発生しました。Internal error: Failed to run ip-make-simscript
Intel:Quartus® Prime Standard および Lite Edition 23.1 において、ALTPLL 作成中に Wizard 画面が落ちてしまいます。
Skyworks Timing製品の不揮発メモリ(NVM)への書き込み方法/手順を教えて頂けますか?
Intel:Internal Error: Sub-system: DSPF, File: /quartus/h/shm_mdb_sys.h, Line: 468
Intel:Nios® V は有償ですか?
Intel: Cyclone® 10 GX トランシバーが未使用の場合、VCCR_GXB[L1][C,D] に電源を供給する必要はありますか?その場合、何ボルトを供給しますか?
Intel:Platform Designer のシステムに追加後のカスタム IP を 編集した場合、システム内の IP に編集は反映されますか?
Intel:Gen4 対応の PCIe Slot に Gen3 対応の Endpoint デバイスを挿入していますが、正常に認識されません。何が原因でしょうか?
Intel:Arria® 10 の CLKUSR ピンは、ユーザーモード移行後に停止しても問題ありませんか?
Intel:Intel Agilex® 7 FPGA において F-Tile のみ実装した場合、VCCH_SDM へ接続する電源電圧は何ボルトでしょうか?
Intel:Design Assistant 機能が選択できません。
Qorvo: SiC FETを使用する場合、スナバは必須ですか?
Qorvo: SiC FET データシートでは、ターンオフに 20 Ωの大きな Rg を使用することを推奨しています。 なぜですか?
Qorvo: SiC FET の Qrr が温度上昇 (25 ℃ ~ 150 ℃で 10%) でほとんど増加しないのはなぜですか?
Qorvo: SiC MOSFET の Rdson 対温度曲線が SiC カスコード FET より平坦なのはなぜですか?
Qorvo: SiC カスコード FET について、推奨される最大動作周波数はどれくらいですか ?
Qorvo: SiC JFET のダイサイズは小さいですが、SiC MOSFETと比較して、アバランシェ能力はどのように管理されますか?
Qorvo: カスコードFETのオン/オフ速度を調整するにはどうすればよいですか?
Qorvo: カスコード FET を使用する場合、LV MOS に過剰なストレスがかからないようにするにはどうすればよいですか?
Qorvo: 並列アプリケーションで使用されるカスコード/FET に対する制限やガイドラインはありますか?
Qorvo: SiC カスコード技術の商品化にはどのような課題を解決する必要がありましたか?
Qorvo: QorvoのSiC FET は GaN カスコードとどう違うのですか?
Qorvo: QorvoのSiC FET が MOSFET テクノロジーではなくカスコードテクノロジーを使用するのはなぜですか? 今後、MOSFET に変更する予定はありますか?
Qorvo:dV/dt はゲート抵抗で制御できますか?
Intel:Questa* - Intel® FPGA Edition を NativeLink シミュレーションで起動しようとすると missing". Check the NativeLink log file が発生します。