本コストテストの正式な内容についてはTerasic社のページを合わせてご参照ください。
提出物
提出するすべてのプロジェクトは、クラウド接続キットのFPGAに基づいており、完全に使用する必要があります。チームは、Microsoftやアナログ・デバイセズの製品を含む、プラットフォームを全て活用します。
■技術提供(2021年9月30日まで)
- プロジェクトの紹介とパフォーマンス
- ブロック図
- 期待されるサステナビリティ結果、予測されるリソースの節約
■テクニカルペーパー(2022年2月7日まで)
- プロジェクトの紹介とパフォーマンス(最新バージョン)
- ブロック図(最新バージョン)
- プロジェクトで実証されたFPGAメリットの説明
・パフォーマンの向上
・I/O拡張
・変化への適応
- 機能と実装内容の説明
- パフォーマンス・メトリック、期待されるパフォーマンス
- サステナビリティー結果、達成できたリソースの節約
- 結論
■デモンストレーション(2021年2月7日まで)
- デザインのビデオデモンストレーション(最大:10分)
- サイトにアップロードし、テクニカルペーパーに該当リンクを記載
- デザインの設計、機能、およびパフォーマンスの説明
■プロジェクトのソースコード(2022年2月7日まで):
- リージョナル・ファイナルに進むチームは、すべてのプロジェクト・ソースコードをアップロードし、
審査員が参照できるようにプロジェクトリンクをコンテスト主催者に共有が必要
審査基準
■デザイン・コンセプト: 30%
創造性: 10%
機能性: 10%
サステナビリティー効果: 10%
■実装設計: 30%
実装したことによるFPGAのメリット: 20%
コンテストプラットフォーム(アナログ・デバイセズプラグインボード、Microsoft Azure IoT)の利用: 10%
■デザイン・パフォーマンス: 40%
実証された技術的パフォーマンスと期待値: 10%
サステナビリティー効果、大幅なリソース節約の達成: 10%
ハードウェア、ソフトウェアの最適化: 20%
コンテストのルール
・すべてのテクニカルペーパーは英語で提出する必要あり、中国圏のチームは、
英語で行われるグランド・ファイナルまで中国語で対応可能
・チームは3人以下
・すべての応募者は18歳以上
・所属できるのは1つのチームのみ
・学生の方は、教師または教授に監督を受けることが可能
・すべてのエントリーは、期限までに要提出
※期限の延長や提出の遅延は一切受け付けない
・何らかの理由でチームのメンバーを交代する場合、チームはTerasicからの承認が必要
・既存のデザインを提出することはできますが、以前のコンテストで使用したデザインを提出不可
そして、いかなる場合でもデザインを商用に利用することは許可されない
プロジェクトが商用製品であると思われる参加者、以前に他のコンテストへ参加された方、
または以前のコンテストに提出したものが確認された場合失格とする
・各デザインは参加者によって要作成
オープンソースを含むデザインは、所有権や作成者を明確に引用が必要
サードパーティーのIPを含むデザインも同様に使用許可が必要
・審査日までデザインの変更をすることが可能
Innovate FPGAサイトにある最新バージョンの
提案された内容、デザイン、ビデオをもって審査を実施
・コンテストに参加することで、TerasicおよびInnovateFPGAの
スポンサーがプロジェクト情報および関連コンテンツをマーケティング目的で使用可能
・チームのデザインに、Terasicまたはコンテストスポンサーのロゴを使用したり、
これらを承認するようなことはしてはいけない
お問い合わせ
本コンテストに関してご質問などありましたら、以下より問い合わせください。
本コストテストの正式な内容についてはTerasic社のページを合わせてご参照ください。