Intel:PHY IP Core for PCI Express (PIPE) を制御する上での PHY Management Interface への制御は必須でしょうか?

PCI Express IP

カテゴリ:PCI Express®
ツール:Quartus® Prime / Quartus® II
デバイス:Cyclone® V


phy_mgmt_clk には 100-125 MHzのクロックを供給して phy_mgmt_clk_reset に対しては PIPE IP にリセットをかけるために一度 High にアサートすれば、その他の信号の制御はユーザの任意となります。
もし、 以下リンクの PIPE IP の レジスタにアクセスする必要があれば、Avalon-MM のプロトコルに従いアクセスしてください。

参考情報
https://www.altera.com/en_US/pdfs/literature/ug/xcvr_user_guide.pdf
(PCI Express PHY (PIPE) IP Core Registers の表を参照してください。)

Experienced FAE
Free consultation is available.

From specific product specifications to parts selection, the Company FAE will answer your technical concerns free of charge. Please feel free to contact us.