Intel：Stratix® 10 を使用して PCI-Express (PCIe) の設計を実施しています。Quartus® Prime v18.1 Pro Edition を使用していますが、タイミング解析において Minimum Pulse Width の違反が発生しています。 - 半導体事業

条件を指定して絞り込む

現在 4292 件がヒットしています。

Intel：Stratix® 10 を使用して PCI-Express (PCIe) の設計を実施しています。Quartus® Prime v18.1 Pro Edition を使用していますが、タイミング解析において Minimum Pulse Width の違反が発生しています。

Stratix タイミング制約/解析 PCI Express Quartus Prime

カテゴリ：PCI-Express
ツール：Quartus® Prime
デバイス：Stratix® 10

v18.1 時点での Minimum Pulse Width の違反は無視することが可能です。
将来のバージョンでは修正されますので、それまでお待ちください。

（参考）
Why is a minimum pulse width timing violation information message reported during the compilation of the Intel® Stratix® 10 Hard IP for PCI Express* IP Core version 18.1?
https://www.intel.com/content/altera-www/global/en_us/index/support/support-resources/knowledge-base/ip/2018/-why-is-a-minimum-pulse-width-timing-violation-information-messa.html

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。